Interface IC de Texas Instruments

Doubles récepteur et émetteur asynchrones universels UART IC IC Texas Instruments de TL16C2552 TL16C2752 TL16C2550 TL16C450 TL16C2550IPFB

Description :

Le TL16C2550 est un doubles récepteur et émetteur asynchrones universels (UART). Il incorpore la fonctionnalité de deux TL16C550D UARTs, chaque UART ayant son propres ensemble de registre et FIFOs. Les deux UARTs partagent seulement l'interface de bus de données et la source d'horloge, autrement ils fonctionnent indépendamment. Un autre nom pour la fonction d'uart est élément de liaisons asynchrones (le CÆ), et ces termes seront employés l'un pour l'autre. La partie de ce document décrit le comportement de chaque CÆ, à condition que deux tels dispositifs soient incorporés au TL16C2550.

Chaque CÆ est une hausse de gamme de vitesse et de tension du TL16C550C, qui est consécutivement une hausse fonctionnelle du TL16C450. Fonctionellement équivalent au TL16C450 sur la mise sous tension ou remis à zéro (caractère ou mode TL16C450 simple), chaque CÆ peut être placé dans un mode alternatif de fifo. Ceci soulage l'unité centrale de traitement des frais généraux excessifs de logiciel par l'amortissement a reçu et pour être les caractères transmis. Chaque magasin de récepteur et d'émetteur jusqu'à 16 octets dans leur FIFOs respectif, avec reçoivent le fifo comprenant trois bit supplémentaires par octet pour le statut d'erreur. En mode de fifo, une caractéristique sélectionnable de contrôle d'autoflow peut de manière significative réduire la surcharge de logiciel et l'efficacité de système d'augmentation par automatique le contrôle du flux de données périodiques utilisant des poignées de main entre la sortie de RTS et l'entrée de CTS, éliminant de ce fait des dépassements dans reçoivent le fifo.

Chaque CÆ exécute des conversions périodique-à-parallèles sur des données a reçu d'un périphérique ou d'un modem et stocke les données parallèles dans le son reçoivent le tampon ou le fifo, et chaque CÆ exécute des conversions parallèle-à-périodiques sur des données envoyées de son unité centrale de traitement après stockage des données parallèles dans le son transmettent le tampon ou le fifo. L'unité centrale de traitement peut indiquer le statut de l'un ou l'autre de CÆ à tout moment. Chaque CÆ inclut la capacité de contrôle complète de modem et un système d'interruption de processeur qui peuvent être conçus en fonction l'application.

Chaque CÆ inclut un générateur de vitesse baud programmable capable de diviser une horloge de référence avec des diviseurs de 1 à 65535, de ce fait produisant une horloge de référence 16× interne pour la logique d'émetteur et de récepteur. Chaque CÆ s'adapte jusqu'à un débit 1.5-Mbaud périodique (horloge d'entrée 24-MHz). Comme point de référence, cette vitesse produirait d'un temps de peu de 667 NS et d'un temps du caractère 6.7-µs (pour 8, N, 1 données périodiques), avec l'horloge interne fonctionnant à 24 mégahertz.

Chaque CÆ a un résultat de TXRDY et de RXRDY qui peut être employé pour connecter à un contrôleur DMA.

• Applications :
• Systèmes à piles, carnets, ordinateurs portables, PCs d'ordinateur de poche, et équipement tenu dans la main

Description : Récepteur IC Texas Instruments de module de commande de ligne

Plus de Texas Instruments IC

Classifications environnementales et d'exportation