PCI IC programmable Chip Original XCR3128-12VQ100I Macrocell CPLD

Détail rapide :
XCR3128 : 128 Macrocell CPLD
Description :
Le XCR3128 CPLD (dispositif logique programmable complexe) est le tiers dans une famille de CoolRunner® CPLDs de Xilinx. Ces dispositifs combinent la puissance à grande vitesse et nulle dans 128 un macrocell CPLD. Avec la technique de conception de FZP, le XCR3128 offre de véritables vitesses de goupille-à-goupille de 10 NS, tout en simultanément fournissant la puissance qui est moins de µA 100 au remplaçant sans besoin de “turbo-peu” ou d'autres plans de puissance-vers le bas. En remplaçant des méthodes conventionnelles d'amplificateur de sens pour mettre en application des termes de produit (une technique qui a été employée dans PLDs depuis l'ère bipolaire) par une chaîne cascadée des portes pures de CMOS, la puissance dynamique est également sensiblement inférieure à n'importe quel CPLD de concurrence. Ces dispositifs sont le premier TotalCMOS PLDs, car ils emploient une technologie transformatrice de CMOS et la pleine technique de conception brevetée de CMOS FZP. Pour les applications 5V, Xilinx offre également le XCR5128 à grande vitesse CPLD qui des offres ces caractéristiques dans une exécution 5V intégrale.
Le Xilinx FZP CPLDs utilisent l'architecture brevetée de XPLA (rangée de logique programmable prolongée). L'architecture de XPLA combine les meilleures caractéristiques du type structures de PLA et de pal pour fournir la grande vitesse et l'attribution flexible de logique qui a comme conséquence la capacité supérieure d'apporter des modifications de conception avec les pinouts fixes. La structure de XPLA dans chaque bloc de logique fournit à un chemin rapide de 10 NS pal cinq termes consacrés de produit par sortie. Ce chemin de pal est joint par une structure supplémentaire de PLA qui déploie une piscine de 32 termes de produit entièrement à un programmable OU la rangée qui peut assigner les termes de produit de PLA à n'importe quelle sortie dans le bloc de logique. Cette combinaison permet à la logique d'être assignée efficacement dans tout le bloc de logique et soutient l'autant d'en tant que 37 termes de produit sur un résultat. La vitesse avec laquelle la logique est assignée de la rangée de PLA à un résultat est seulement 2,5 NS, indépendamment du nombre de termes de produit de PLA a employé, quels résultats dans des tPD de pire cas de NS seulement 12,5 de toute goupille à toute autre goupille. En outre, la logique qui est commune aux sorties multiples peut être placée sur un terme simple de produit de PLA et a partagé à travers les sorties multiples par l'intermédiaire du OU de la rangée, augmentant effectivement la densité de conception.
Les XCR3128 CPLDs sont soutenus par les outils industriellement compatibles d'IAO (cadence/OrCAD, logique d'exemplaire, mentor, Synopsys, Synario, Viewlogic, et Synplicity), utilisant le texte (ABEL, VHDL, Verilog) et/ou l'entrée schématique. La vérification de conception utilise les simulateurs industriellement compatibles pour la simulation fonctionnelle et chronométrante. Le développement est soutenu sur le PC, le Sparc, et les plates-formes de HP. L'ajustement de dispositif utilise un outil développé par Xilinx, XPLA professionnel (disponible sur le site Web de Xilinx).
Applications :
• Premier TotalCMOS™ PLD de l'industrie - conception de CMOS et technologies transformatrices
• La technique de conception rapide de la puissance nulle (FZP™) fournit la puissance très réduite et la grande vitesse même
• IEEE 1149,1 conforme, capacité d'essai de JTAG
- Quatre interface de la goupille JTAG (TCK, TMS, TDI, TDO)
- Contrôleur de ROBINET d'IEEE 1149,1
- Les commandes de JTAG incluent : By-pass, échantillon/charge initiale, Extest, Usercode, Idcode, HighZ
• 3.3V, Dans-système programmable (ISP) utilisant l'interface de JTAG
- génération de supervoltage de Sur-puce
- Les commandes d'ISP incluent : Permettez, effacez, programmez,
Vérifiez
- Soutenu par les plates-formes de programmation multiples d'ISP
• Retards à grande vitesse de goupille-à-goupille de 10 NS
• Puissance statique très réduite moins du µA de 100
• 100% routable avec l'utilisation 100% tandis que toutes les goupilles et tous les macrocells sont fixés
• Modèle de synchronisation déterministe qui est extrêmement simple pour employer
• Quatre horloges disponibles
• Polarité programmable d'horloge à chaque macrocell
• Soutien de la synchronisation asynchrone
• L'architecture innovatrice de XPLA™ combine ultra-rapide avec la flexibilité extrême
• 1000 cycles d'effacement/programme ont garanti
• 20 ans de conservation de données ont garanti
• Logique expansible à 37 termes de produit
• PCI conforme
• Processus avancé de 0.5µ E2CMOS
• Le peu de sécurité empêche l'accès non autorisé
• Entrée et vérification de conception utilisant le standard de l'industrie et les outils de Xilinx IAO
• Reprogrammable utilisant les programmeurs industriellement compatibles de dispositif
• La structure innovatrice de terme de contrôle fournit des termes de somme ou des termes de produit dans chaque logique pour bloquer pour :
- Tampon programmable de 3 états
- Le macrocell asynchrone enregistrent le préréglage/remise
- La goupille globale programmable de 3 états facilite le « lit des clous » examinant sans employer des ressources de logique
- Disponible en paquets de PLCC, de VQFP, et de PQFP
- Disponible dans les catégories commerciales et industrielles
Caractéristiques :