Définition générale
La SDRAM de 64 Mb est une mémoire CMOS dynamique à accès aléatoire haute vitesse contenant 67108Il est configuré en interne comme une DRAM quad-bank avec une interface synchrone (tous les signaux sont enregistrés sur le bord positif du signal d'horloge, CLK).777Les banques de 216 bits sont organisées en 2048 lignes de 256 colonnes de 32 bits.
Les accès de lecture et d'écriture à la SDRAM sont orientés sur les rafales; les accès commencent à un emplacement sélectionné et se poursuivent pour un nombre programmé d'emplacements dans une séquence programmée.Les accès commencent par l'enregistrement d'une commande ACTIVELes bits d'adresse enregistrés en coïncidence avec la commande ACTIVE sont utilisés pour sélectionner la banque et la ligne à accéder (BA0, BA1, sélectionnez la banque,A0-A10 sélectionnez la ligne). Les bits d'adresse enregistrés coïncidant avec la commande READ ou WRITE sont utilisés pour sélectionner l'emplacement de la colonne de départ pour l'accès rapide.
Caractéristiques
• fonctionnalité PC100
• entièrement synchrone; tous les signaux enregistrés sur le bord positif de l'horloge du système
• Opération interne par pipeline; l'adresse de la colonne peut être modifiée à chaque cycle d'horloge
• Banques intérieures pour accès/précharge en rangées cachées
• Longueur des éclaboussures programmable: 1, 2, 4, 8 ou page entière
• Préchargement automatique, comprend le préchargement automatique concurrent et les modes de rafraîchissement automatique
• Mode de rafraîchissement automatique
• 64 ms, 4 096 cycles de rafraîchissement (15,6 μs/ligne)
• Les entrées et sorties compatibles avec LVTTL
• alimentation simple +3,3 V ±0,3 V
• Prend en charge la latence CAS de 1, 2 et 3
