Description fonctionnelle
Le CY7C1460AV33/CY7C1462AV33/CY7C1464AV33 est constitué respectivement de SRAMs à décharge en tubes synchrones de 3,3 V, 1M x 36/2M x 18/512K x 72 avec logique No Bus LatencyTM (NoBLTM).Ils sont conçus pour prendre en charge des opérations de lecture/écriture régulières illimitées sans état d'attenteLes CY7C1460AV33/CY7C1462AV33/CY7C1464AV33 sont équipés de la logique avancée (NoBL) nécessaire pour permettre des opérations de lecture/écriture consécutives avec des données transférées à chaque cycle d'horloge.Cette fonctionnalité améliore considérablement le débit des données dans les systèmes qui nécessitent des transitions d'écriture / lecture fréquentesLe CY7C1460AV33/CY7C1462AV33/CY7C1464AV33 est compatible avec les broches et fonctionnellement équivalent aux appareils ZBT.
Caractéristiques
• Compatible avec les broches et fonctionnellement équivalent à ZBTTM
• Prend en charge les opérations de bus à 250 MHz avec zéro état d'attente
Les niveaux de vitesse disponibles sont de 250, 200 et 167 MHz
• Contrôle du tampon de sortie automatiquement synchronisé en interne pour éliminer la nécessité d'utiliser des OE asynchrones
• entièrement enregistré (entrées et sorties) pour l'exploitation par pipeline
• Capacité d'écriture par octet
• alimentation électrique 3,3 V
• alimentation d'entrée/sortie 3,3 V/2,5 V
• Temps d'horloge rapide à la sortie
2,6 ns (pour les appareils à 250 MHz)
• Clock Enable (CEN) pin pour suspendre le fonctionnement
• Écriture synchrone en temps réel
• CY7C1460AV33, CY7C1462AV33 disponible en anglais seulement
TQFP sans plomb à 100 broches de la norme JEDEC
un emballage FBGA à 165 boules non exempt de plomb.
disponible en FBGA à 209 boules, sans plomb et non sans plomb
le paquet
• Scan des limites compatibles avec la norme IEEE 1149.1
• Capacité de rupture ordre de rupture linéaire ou entrelacée
• Option de mode veille et d'arrêt de l'horloge
