Circuit intégré TMS5700432BPZQQ1R TMS5700432BPZQQ1 d'IC de microcontrôleurs

Circuit intégré d'IC de microcontrôleurs de TMS5700432BPZQQ1R TMS5700432BPZQQ1

PLUS D'ACTIONS

1,1 caractéristiques

• Des véhicules à moteur-catégorie performante
Microcontrôleur pour des applications Sécurité-critiques
– Doubles unités centrales de traitement fonctionnant dans Lockstep
– CCE sur l'éclair et le RAM Interfaces
– Autotest intégré pour des RAM d'unité centrale de traitement et de Sur-puce
– Module de signalisation d'erreur avec le Pin d'erreur
– Tension et surveillance d'horloge
• ARM® Cortex®
- Unité centrale de traitement à 32 bits de R4 RISC
– 1,66 DMIPS/MHz efficaces avec la canalisation 8-Stage
– unité de la protection de la mémoire 8-Region (MPU)
– Architecture ouverte avec le tiers appui
• Conditions de fonctionnement
– horloge système 80-MHz
– Creusez la tension d'alimentation (VCC) : nominal 1.2-V
– Tension d'alimentation d'entrée-sortie (VCCIO) : nominal 3.3-V
– Tension d'alimentation de CDA (VCCAD) : nominal 3.3-V
• Mémoire intégrée
– Jusqu'à 384KB d'éclair de programme avec la CCE
– 32KB de CCE de RAM With
– 16KB d'éclair pour EEPROM émulé avec
CCE
• Architecture commune de plate-forme de Hercules™
– À carte mémoire cohérente à travers la famille
– Chronométreur en temps réel de l'interruption (le RTI) (chronométreur d'OS)
– module de l'interruption 96-Channel dirigée (ÉNERGIE)
– contrôleur cyclique de la redondance 2-Channel (centre de détection et de contrôle)
• Boucle à verrouillage déphasé à fréquence modulée
(FMPLL) avec le détecteur intégré de glissement
• Balayage et BRAS de frontière d'IEEE 1149,1 JTAG
Composants de CoreSight™
• Module avancé de sécurité de JTAG (AJSM)

• Interfaces de communication multiples
– Deux contrôleurs de BOÎTE (DCANs)
– DCAN1 - 32 boîtes aux lettres avec la protection de parité
– DCAN2 - 16 boîtes aux lettres avec la protection de parité
– Conforme pour METTRE EN BOÎTE la version 2.0B de protocole
– Interface périphérique périodique de Multibuffered
Module (de MibSPI)
– 128 mots avec la protection de parité
– Interface périphérique périodique de deux normes (SPI)
Modules
– Interface d'UART (SCI) avec l'interconnexion locale
Appui d'interface de réseau (LIN 2,1)
• Module à extrémité élevé de la minuterie de Nouvelle Génération (N2HET)
– Jusqu'à 19 bornes programmables
– 128-Word instruction RAM With Parity
Protection
– Inclut le générateur d'angle de matériel
– Unité de transfert à extrémité élevé consacrée de chronométreur (HTU)
Avec le MPU
• Impulsion augmentée d'encodeur de quadrature (eQEP)
Module
– Interface d'encodeur de position de moteur
• convertisseur analogique-numérique de 12-Bit Multibuffered
Module (CDA)
– 16 canaux
– 64 tampons de résultat avec la protection de parité
• Entrée-sortie jusqu'à 45 polyvalente (GPIO)
Goupilles
– 8 bornes Interruption-capables consacrées de GPIO
• Paquet
– 100-Pin quadruple Flatpack (PZ) [vert]

1,2 applications

• Circuits de freinage (ABS et ESC) • Direction d'Electric Power (ENV) • Contrôle électrique de pompe • Systèmes de Batterie-gestion • Conducteur actif Assistance Systems • Espace et avionique • Communications ferroviaires • Véhicules tous terrains

1,3 description

Le dispositif TMS570LS0432/0332 est un microcontrôleur performant de des véhicules à moteur-catégorie pour des systèmes de sûreté. L'architecture de sécurité inclut de doubles unités centrales de traitement dans le lockstep, la logique d'unité centrale de traitement et de mémoire BIST, la CCE sur l'éclair et les données SRAM, la parité sur des souvenirs périphériques, et la capacité de réalimentation sur I/Os périphérique.

Le dispositif TMS570LS0432/0332 intègre l'unité centrale de traitement du BRAS Cortex-R4. L'unité centrale de traitement offre un 1.66DMIPS/MHz efficace, et a les configurations qui peuvent courir jusqu'à 80 mégahertz, fournissant jusqu'à 132 DMIPS. Le dispositif soutient le grand-endian format (BE32).

Le dispositif TMS570LS0432/0332 a 384KB et 256KB d'éclair intégré (respectivement) et 32KB des données RAM. L'éclair et RAM ont la détection de correction d'erreurs et de 2 bits à bit unique des erreurs. La mémoire instantanée sur ce dispositif est une mémoire non-volatile, électriquement effaçable, et programmable mise en application avec une interface de la taille du peu de bus de 64 données. L'éclair fonctionne sur une entrée de l'approvisionnement 3.3-V (le même niveau que l'approvisionnement d'entrée-sortie) pour tous les lecture, programme, et opérations d'effacement. Quand en mode de canalisation, l'éclair fonctionne avec une fréquence du signal d'horloge d'horloge système de 80 mégahertz. SRAM soutient le simple-cycle pour lire et des accès en écriture dans l'octet, le demi-mot, le mot, et les modes mot doublé dans toute la plage de fréquence soutenue.

Le dispositif TMS570LS0432/0332 comporte des périphériques pour des applications basées sur contrôle en temps réel, y compris un coprocesseur à extrémité élevé de synchronisation de la minuterie de Nouvelle Génération (N2HET) avec jusqu'à 19 terminaux d'entrée-sortie et un convertisseur analogique-numérique de 12 bits (CDA) soutenant 16 entrées dans le paquet de 100 bornes. Le N2HET est une minuterie intelligente avancée qui fournit des fonctions de synchronisation sophistiquées pour des applications en temps réel. La minuterie est contrôlée par le logiciel, utilisant un petit jeu d'instructions, avec un micromachine spécialisé de minuterie et un port joint d'entrée-sortie. Le N2HET peut être employé pour les sorties impulsion-largeur-modulées, capturer ou comparer des entrées, ou GPIO.

Le N2HET est particulièrement bien adapté pour des applications exigeant les déclencheurs multiples de l'information et d'entraînement de capteur avec des impulsions complexes et précises de temps. Une unité de transfert à extrémité élevé de chronométreur (HTU) peut effectuer des transactions de type DMA pour transférer des données de N2HET à ou de mémoire centrale. Une unité de protection de la mémoire (MPU) est établie dans le HTU.

Le module augmenté d'impulsion d'encodeur de quadrature (eQEP) est utilisé pour l'interface directe avec un encodeur par accroissement linéaire ou rotatoire pour obtenir la position, la direction, et l'information de vitesse d'une machine rotative comme utilisé dans les systèmes performants de mouvement et de position-contrôle. Le dispositif a 12 une peu-résolution MibADC avec 16 canaux et 64 mots de tampon parité-protégé RAM. Les canaux de MibADC peuvent être convertis individuellement ou peuvent être groupés par le logiciel pour des ordres séquentiels de conversion. Il y a trois groupements distincts. Chaque ordre peut être converti une fois une fois déclenché ou configuré pour le mode continu de conversion. Le MibADC a un mode mordu par 10 pour l'usage quand la compatibilité avec des dispositifs plus anciens ou un temps plus rapide de conversion est désirée.

Le dispositif a les interfaces de communication multiples : un MibSPI, deux SPIs, un UART/LIN, et deux DCANs. SPI fournit une méthode commode de communications ultra-rapides périodiques entre le type semblable dispositifs de décalage-registre. L'UART/LIN soutient la norme locale 2,1 d'interconnexion et peut être employé comme UART dans le mode duplex utilisant le format standard du non retour à zéro (NRZ). Le DCAN soutient la BOÎTE 2,0 (A et B) la norme de protocole et emploie une publication périodique, le protocole de transmission de multimaster qui soutient efficacement le contrôle en temps réel distribué avec des taux robustes de communication de jusqu'à 1Mbps. Le DCAN est idéal pour des applications fonctionnant dans les environnements bruyants et durs (par exemple, des applications des véhicules à moteur et industrielles) qui exigent la communication périodique fiable ou le câblage multiplexé.

Le module d'horloge à verrouillage déphasé à fréquence modulée de la boucle (FMPLL) est utilisé pour multiplier la référence externe de fréquence à une plus haute fréquence pour l'usage interne. Le FMPLL fournit une des cinq données possibles de source d'horloge au module d'horloge global (GCM). Le GCM contrôle la cartographie entre les sources disponibles d'horloge et les domaines d'horloge de dispositif.

Le dispositif a également un module externe de Prescaler d'horloge (ECP) qui une fois permis, produit une horloge externe continue sur la goupille d'ECLK. La fréquence d'ECLK est un rapport utilisateur-programmable de la fréquence de l'horloge d'interface périphérique (VCLK). Cette sortie basse fréquence peut être surveillée extérieurement comme indicateur de la fréquence de fonctionnement de dispositif.