8 en série par bit en parallèle la logique programmable IC 74HC595D, 118 SOIC-16 de registre à décalage
Description
Le 74HC595D est un DÉCALAGE à 8 bits à grande vitesse REGISTER/LATCH fabriqué avec la technologie de la porte de silicium C2MOS. Il réalisent l'opération à grande vitesse semblable à LSTTL équivalent tout en maintenant la dissipation de puissance faible de CMOS.
Le 74HC595D contient un registre à décalage statique à 8 bits qui alimente un registre de stockage à 8 bits.
L'opération de décalage fait sur la transition allante positive de l'entrée de SCK. Le registre de sortie est chargé avec le contenu du registre à décalage sur la transition allante positive de l'entrée de RCK. Depuis RCK et SCK le signal sont les sorties indépendantes et parallèles peut être jugé stable pendant l'opération de décalage.
Et, puisque les sorties parallèles sont l'état 3, il peut être directement relié à l'autobus à 8 bits. Ce registre peut être utilisé dans la conversion périodique-à-parallèle, les récepteurs de données, etc.
Toutes les entrées sont équipées des circuits de protection contre la décharge statique ou la tension excédentaire passagère.
Caractéristiques
(1) grande vitesse : fMAX = 55 mégahertz (type.) à VCC = 5 V
(2) dissipation de puissance faible : ΜA ICC = 4,0 (maximum) aux ventres = 25
(3) retards de propagation équilibrés : tPHL de ≈ de tPLH
(4) grand choix de tension d'opération : VCC (opr) = 2,0 V à 6,0 V
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Courant de diode d'entrée
|
|
|
|
Courant de diode de sortie
|
|
|
|
|
|
|
|
|
Courant de sortie (QA à QH)
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
-
|
|
|
|
|
|
|
|
|
|
-
|
|
|
|
|
|
-
|
|
|
|
|
|
-
|
|
|
Température de fonctionnement
|
|
-
|
|
-
|
Hausse d'entrée et temps de chute
|
|
-
|
|
|
