Puce de mémoire effaçable de PROM 24LC256T-I/SN IC EEPROM 256K I2C 400KHZ 8SOIC
|
|
|
Fréquence du signal d'horloge maximale
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Note 1 : 100 kilohertz pour VCC < 2="">
DESCRIPTIONS GÉNÉRALES
Microchip Technology Inc. 24AA256/24LC256/24FC256 (24XX256*) est de 32K X (256 Kbit) de la publication périodique 8 un PROM effaçable électriquement, capable de l'opération à travers une large gamme de tension (1.7V à 5.5V). Elle a été développée pour des applications telles que des communications personnelles ou par acquisition de données avancées et de basse puissance. Ce dispositif fait également écrire une page la capacité de jusqu'à 64 octets de données. Ce dispositif est capable d'aléatoire et séquentiel lit jusqu'à la frontière 256K. Les lignes fonctionnelles d'adresse permettent jusqu'à huit dispositifs sur le même autobus, pour l'espace d'adressage jusqu'à de 2 Mbit. Ce dispositif est disponible dans les 8 paquets en plastique d'IMMERSION, de SOIC, de TSSOP, de MSOP et de DFN de goupille de la norme.
CARACTÉRISTIQUES
• Choisissez l'approvisionnement avec l'opération vers le bas à 1.7V pour 24AA256 et 24FC256 les dispositifs, 2.5V pour les dispositifs 24LC256
• Technologie de basse puissance de CMOS :
- Courant actif 400 uA, de typique
- Na de réserve du courant 100, typique
• interface série à 2 fils, I2C™ compatible
• Jusqu'à huit dispositifs Cascadable
• Entrées de déclencheur de Schmitt pour la suppression de bruit
• Contrôle de pente de sortie pour éliminer le rebond au sol
• 100 kilohertz et 400 kilohertz de compatibilité d'horloge
• La page écrivent le maximum de Mme du temps 5.
• L'effacement Auto-synchronisé/écrivent le cycle
• la page 64-Byte écrivent le tampon
• Protection contre l'écriture de matériel
• Protection >4000V d'ESD
• Plus de 1 million d'effacement/écrivent des cycles
• Années de la conservation >200 de données
• Programmation d'usine disponible
• Les paquets incluent 8 l'avance PDIP, SOIC, DFN, TSSOP et MSOP
• Sans Pb et RoHS conformes
