Carte de capture de carte de capture de PCI de la plate-forme RPDP-PCI LVDS de développement de produit de PCI et de LVDS LVDS

Carte de capture de carte de capture de PCI de plate-forme de développement de produit de PCI et de LVDS (RPDP-PCI et LVDS) LVDS

[Produits d'emplacement]
développement par acquisition de données ultra-rapide basé sur PCI de carte
Carte par acquisition de données de LVDS et traitante ultra-rapide basée sur interface ;
Accélérateur d'algorithme ;

[Caractéristiques]
Fournissez une solution complète de FPGA + de PCI, représentation stable, bonne compatibilité ;
Fournissez une conception complète de référence, y compris le code de FPGA, les conducteurs, les applications, etc., pouvez être employé comme développement de projet de calibre ;
L'évolutivité, et peut prolonger les cartes audio d'entrée et sortie, les cartes d'entrée-vidéo et de sortie, l'ANNONCE ultra-rapide, le DA, etc.

[Liste de produit]
1 panneau a de RPDP-PCI et de LVDS
2 ByteBlasterII 1 cble de téléchargement
disque assorti 1 de 3 DVD
4 5V, l'énergie 1A alimentation 1

[Ressources de matériel]
1 puce de FPGA :
Édition standard : EP1C6Q240, y compris 12, 060 LEs, l'équivalent environ de 150, 000
Plus : EP1C12Q240, y compris 12, 060 LEs, l'équivalent environ de 300, 000

puce de 2 configurations :
Édition standard : EPCS1, capacité du stockage 1Mbit de soutenir deux modes de configuration de sortes de COMME et de JTAG
Plus : EPCS4, capacité du stockage 4Mbit de soutenir deux modes de configuration de sortes de COMME et de JTAG

vitesse SDARM d'octet de 3 8M
Un × 32Bit SDRAM, 4 de 2M une banque, le maximum écrivent la vitesse de 166MHz ;

Interface d'expansion de 4 LVDS (connecteur DB62)
Provide fournissent :
sortie du signal 12-LVDS ;
entrée de signal 12-LVDS ;
signal 12-LVTTL (entrée-sortie programmable)

Interface d'expansion de 5 RedLogic (interface VME48)
32 signaux de LVTTL pour fournir, y compris l'entrée d'horloge consacrée et la manière complètement la sortie d'horloge consacrée par les cartes d'une expansion correspondantes peuvent être des applications de vidéo, audio et ultra-rapides réalisées de l'ANNONCE/DA. Les utilisateurs peuvent également développer leur propre définition du panneau d'interface.

[Paquet de logiciel]
Instruments de développement relatifs
2 exemples et développements de documentation
3 FPGA et bibliothèque de conception d'ASIC

[Documents de conception]
1 manuel d'utilisation de conseil de développement
2 schémas de conseil de développement (format de Protel99SE)
3 QuartusII et guide et cours d'installation de NIOSII ide
fiche technique 4 principale de puce et le modèle de simulation (langue de Verilog HDL décrire)

[Développement d'exemple]
·Algorithme du décodage BASE64
Codage Base64
Base64 est le réseau le plus commun pour la transmission de 8Bit un codage de code d'octet, nous peut voir RFC2045 | RFC2049, MIME au-dessus des spécifications détaillées.
8Bit Base64 exigés de chaque trois octets dans quatre octets 6Bit (3 * 8 = 4 * 6 = 24), et ajoutent alors encore deux hauts 6Bit 0, 8Bit composé de quatre octets, qui est que la théorie convertie de ficelle sera plus longue que le 1 original/3.
La conception est remplie l'algorithme du décodage BASE64 des procédures de conception et de vérification de FPGA.

·Par acquisition de données
FPGA intérieurement a produit du point d'émission de données, programme de centre-side pour répondre la carte de PCI publiée par le signal d'interruption, le matériel dans les données sont transférés au panneau de centre serveur, et les données correspondantes sont montrées sur l'interface et les cadres de réception de données. Recevra les données au disque pour le visionnement.

Expérimentent non-PCI un chapiteau du contrôle LED
Expérience II SDRAM, capture de PCI sans
Chapiteau basé sur PCI de l'expérience 3 LED
Source basée sur PCI de transmission de données de l'expérience 4
Acquisition basée sur PCI de SDRAM de l'expérience 5