

Add to Cart
, Processeurs de signaux numériques
* Puissant TMS320C5x 16 bits CPU
* 20, 25, 35-et 50-ns seul Cycle
Durée d’exécution d’instructions pour fonctionnement 5-V
* 25, 40 et 50-ns seul Cycle Instruction
Temps d’exécution pour un fonctionnement 3V
* Cycle unique 16 × 16 bits multiplier/ajouter
* 224 K × 16 bits maximale adressable
Espace mémoire externe (programme de 64K, 64K
Données e/s 64 K et 32 K Global)
* 2K, 4K, 8K, 16K, 32 K × 16-Bit Single-accès
On-Chip programme ROM
* 1K, 3K, 6K, 9 K × 16-Bit Single-accès
Programme/données RAM (SARAM) sur puce
* K 1 accès double sur puce programme/données
RAM (DAVID)
* Port série synchrone de full-Duplex pour
Interface codeur/décodeur
* Port série temps Division-multiplexés (TDM)
* Capacité de génération d’état d’attente matériel ou logiciel
* On-Chip Timer pour les opérations de contrôle
* Répétez les Instructions pour une utilisation efficace de l’espace programme
* Tampon Serial Port
* Interface Port hôte
* Plusieurs boucle verrouillage de Phase (PLL)
Synchronisation des Options (× 1, × 2, × 3, × 4, × 5 × 9 selon l’appareil)
* Bloc se déplace pour la gestion des données/programme
* On-Chip émulation axée sur l’analyse logique
* Boundary Scan
* Cinq Options d’empaquetage
– 100 broches Quad Flat Package (suffixe PJ)
– 100 broches fine Quad Flat Package (suffixe PZ)
– 128 broches fine Quad Flat Package (PBK suffixe)
– 132-pin Quad Flat Package (suffixe PQ)
– 144 broches fine Quad Flat Package (PGE suffixe)
* Faible Dissipation de puissance et de Modes d’arrêt :
– 47 mA (2,35 mA/MIP) 5 V, 40 MHz horloge (moyenne)
– 23 mA (1,15 mA/MIP) 3 V, 40 MHz horloge (moyenne)
-10 mA 5 V, 40 MHz horloge (Mode IDLE1)
-3 mA 5 V, 40 MHz horloge (Mode IDLE2)
– 5 µA 5 V, horloges (mode IDLE2)
* La technologie CMOS statiques Haute Performance
* IEEE norme 1149.1† tester l’accès Port (JTAG)
Description
La génération TMS320C5x des processeurs TMS320 de Texas Instruments (TITM) signal numérique (DSP) est fabriquée avec la technologie de circuits intégrés CMOS statique ; la conception architecturale s’inspire de celle d’un DSP de TI plus tôt, le TMS320C25. La combinaison de l’architecture avancée de Harvard, périphériques sur puce, mémoire sur puce et un jeu d’instructions hautement spécialisé est le fondement de la souplesse opérationnelle et la vitesse de la ' C5x‡ périphériques. Ils s’exécutent jusqu' 50 millions d’instructions par seconde (MIPS).
Les "dispositifs C5x offrent ces avantages :
TMS320C50, TMS320LC50, TMS320C51, TMS320LC51, TMS320C53, TMS320LC53
PAQUET DE PQ
(VUE DE DESSUS)
estimations maximum absolues sur l’air ambiant températures de fonctionnement (sauf indication contraire) ('320C5x seulement) †
Gamme de tension, VDD alimentation (voir Note 3)..................................... – 0,3 V et 7 V
Input voltage range, VI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .– 0.3 V to 7 V
Output voltage range, VO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . – 0,3 V pour 7 V
Gamme de températures ambiantes, TA .................................... – 40 ° C 85 ° C
Operating case temperature, TC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 0° C 85° C
Plage de température de stockage, Tstg ........................................... – 55 ° C 150 ° C
† Les contraintes autres que celles énumérés sous « caractéristiques maximales absolues » peuvent causer des dommages permanents l’appareil. Ce sont stress cotes seul et fonctionnelles fonctionnement de l’appareil ces derniers ou toute autres conditions que celles indiquées sous « conditions d’utilisation a recommandé » n’est pas implicite. Exposition des conditions absolues-maximum-évalué pendant une période prolongée peut affecter la fiabilité de l’appareil.
NOTE 3 : Toutes les valeurs de tension sont en ce qui concerne VSS.
recommandé de conditions d’exploitation (« 320C5x seulement)
MIN MAX DE NOM | UNITÉ | ||
Tension d’alimentation VDD | 4,75 5 5.25 | V | |
Tension d’alimentation VSS | 0 | V | |
Tension d’entrée VIH de haut niveau | X2/CLKIN, CLKIN2 | LA DMV 3 + 0,3 | V |
CLKX, CLKR, TCLKX, TCLKR | 2.5 LA DMV + 0,3 | V | |
Toutes les autres entrées | LA DMV 2 + 0,3 | V | |
VIL tension d’entrée niveau bas | X2/CLKIN, CLKIN2, CLKX, CLKR, TCLKX, TCLKR | – 0.3 0.7 | V |
Toutes les autres entrées | – 0.3 0.8 | V | |
J’aiOH courant de sortie haut niveau (voir Note 4) | – 300‡ | ΜA | |
J’aiOL courant de sortie bas niveau | 2 | mA | |
Température d’exploitation TC | 0 85 | ° C | |
Tune exploitation ambient temperature | –40 85 | ° C |
‡ Ce jeOH peux être dépassée lors de l’utilisation d’une résistance de pulldown 1-kΩ sur le port série TDM TADD sortie ; Toutefois, cette sortie est toujours conforme aux VOH spécifications dans ces conditions.
NOTE 4 : La Figure 9 montre le circuit de charge d’essai et Figure 10 et Figure 11 montrent les niveaux de référence de tension.