XC2S50E-6TQ144C Port de champ programmable FPGA

Numéro de modèle:XC2S50E-6TQ144C
Lieu d'origine:Originaux
Quantité minimale de commande:1
Conditions de paiement:TT
Capacité à fournir:100
Délai de livraison:3-4 jours
Contacter

Add to Cart

Fournisseur Vérifié
Shenzhen Chongqing China
Adresse: Le 1er étage, C de construction, parc scientifique de ZhouKe, aucun 190 de la route de Chongqing, la Communauté de Heping, rue de Fuhai, secteur de BaoAn, Shenzhen, Chine
dernière connexion fois fournisseur: dans 36 heures
Détails du produit Profil de la société
Détails du produit

XC2S50E-6TQ144C Field Programmable Gate Array (FPGA) IC 102 32768

 

Les XC2S50E-6TQ144C sont issus deInventaire d'usine, s'il vous plaît vérifier vos demandes et s'il vous plaît contactez-nous avec le prix cible.
 
Les spécifications de Le système de détection de l'urine doit être conforme l'annexe II.

 
Le typeDéfinition
CatégorieCircuits intégrés (CI)
 Incorporé
 FPGA (Field Programmable Gate Array) est un ensemble de données qui est utilisé pour les opérations de programmation.
MfrL'AMD
SérieSpartan®-IIE
Le paquetPlateau
Nombre de LAB/CLB384
Nombre d'éléments logiques/cellules1728
Total des bits de mémoire vive32768
Nombre d'entrées/sorties102
Nombre de portes50000
Voltage - alimentation1.71V ~ 1.89V
Type de montageMonture de surface
Température de fonctionnement0°C 85°C (TJ)
Emballage / boîtier144-LQFP
Paquet de dispositifs fournis par le fournisseurLe nombre d'heures d'essai est le suivant:
Numéro du produit de basePour les véhicules moteur électrique

 
Caractéristiques duLe système de détection de l'urine doit être conforme l'annexe II.
 
• les personnes géesTechnologie de remplacement ASIC de deuxième génération

-Densités allant jusqu' 15 552 cellules logiques600,000 portes du système

-Des fonctionnalités simplifiées basées sur Virtex®

- E FPGAl'architecture-Illimité dans le systèmeréprogrammabilité

-Coût très bas-Technologie rentable 0,15 micron

• les personnes géesCaractéristiques au niveau du système

-Mémoire hiérarchique SelectRAMTM:

·RAM distribuée 16 bits/LUT

·RAM de bloc double port 4K-bit configurable

·Interfaces rapides avec la RAM externe

-une tension de 3,3 V conforme la norme PCI 64 bits 66 MHz etCompatible avec CardBus

-Architecture de routage segmenté faible consommation

-Logique de transport dédiée pour l'arithmétique grande vitesse

-Soutien efficace des multiplicateurs

-Chaîne en cascade pour large

- fonctions d'entrée

-Registre/verrouillage abondant avec activation, réglage, réinitialisation

-Quatre DLL dédiées pour le contrôle avancé de l'horloge

      ·Éliminer le retard de distribution de l' horloge

      ·Multiplier, diviser ou changer de phase-Quatre primairesfaible

- déformé.le monde entierl'horlogedistributionles filets

  -Logique de balayage des limites compatible avec l'IEEE 1149.1

• les personnes géesÉquipement d'emballage et d'entrée/sortie polyvalents

   -Options de forfait sans Pb

-Faible

- les forfaits de coûts disponibles dans toutes les densités

-L'empreinte familialeility dans les emballages communs

   -19 normes d'interface de haute performance·Les États membres doivent fournir l'autorité compétente les informations suivantes:·Le système d'entrée/sortie différentielle LVDS et LVPECL

-jusqu' 205 paires d'E/S différentielles pouvant être entrées,sortie, ou bidirectionnelle

-L'échange chaud I/O (compactPCI compatible)

• les personnes géesune puissance de 1,8 V et une puissance de 1,5 V,2.5V ou 3.3V

• les personnes géesEntièrement supporté par le puissant Xilinx®ÉIU®le développementsystème

   -Cartographie, placement et routage entièrement automatiques

-Intégré avec les outils d'entrée de conception et de vérification

   -Bibliothèque IP étendue comprenant les fonctions DSP etmachines de traitement des matières douces
 

Famille Spartan-IIE comparée Spartan-IIFamille

 

• les personnes géesDensité plus élevée et plus d'E/S

• les personnes géesDes performances plus élevées

• les personnes géesPinouts uniques dans des emballages rentables

• les personnes géesSignalisation différentielle-Le système d'exploitation de l'appareil doit être équipé d'un système d'exploitation de l'appareil, qui doit être équipé d'un système d'exploitation de l'appareil.

• VLe CCINT= 1,8 V- Moins de puissance.-Tolérance de 5 V avec résistance externe-Tolérance directe de 3 V

• les personnes géesLes tampons d'entrée PCI, LVTTL et LVCMOS2 alimentés parVLe CCOau lieu de VLe CCINT

• les personnes géesFlux de bits unique plus grand


Classifications environnementales et d'exportationLe système de détection de l'urine doit être conforme l'annexe II.

 

AttributDéfinition
Statut de la réglementation RoHSNon conforme la directive RoHS
Niveau de sensibilité l'humidité (MSL)3 (168 heures)
Statut REACHREACH Non affecté
Nom de la banqueEAR99
HTSUS8542.39.0001

 

China XC2S50E-6TQ144C Port de champ programmable FPGA supplier

XC2S50E-6TQ144C Port de champ programmable FPGA

Inquiry Cart 0