Add to Cart
Série du noyau I3-3220 SR0RG I3 de processeur d'ordinateur de bureau (3MB cachette, jusqu' 3.3GHz) - unité centrale de traitement de bureau
Le noyau i3-3220 est un processeur de bureau de double-noyau basé sur l'architecture d'Ivy Bridge. L'en raison de Hyperthreading, les deux noyaux peut manipuler jusqu' quatre fils en parallèle, menant pour améliorer l'utilisation de l'unité centrale de traitement. Chaque noyau offre une vitesse basse de 3,3 gigahertz sans le soutien du Turbo Boost.
Ivy Bridge est augmenté meurent rétrécissement de l'architecture de Sandy Bridge avec des améliorations sur la représentation de GPU et d'unité centrale de traitement. Les unités centrales de traitement sont produites dans 22nm (contre des unités centrales de traitement de 32nm Sandy Bridge) et le premier pour présenter les transistors 3D pour le rendement énergétique accru une fois comparées aux processeurs pareillement synchronisés de Sandy Bridge. D'autres nouvelles caractéristiques sont PCI Express intégré 3,0 et DDR3 (L) - l'appui 1600.
Nombre de processeur | i3-3220 |
Famille | Noyau i3 |
Technologie (micron) | 0,022 |
Vitesse du processeur (gigahertz) | 3,3 |
Taille de la cachette L2 (KBs) | 512 |
Taille de la cachette L3 (mb) | 3 |
Le nombre de noyaux | 2 |
EM64T | Soutenu |
Technologie de HyperThreading | Soutenu |
Technologie de virtualisation | Soutenu |
Technologie augmentée de SpeedStep | Soutenu |
Caractéristique mordue pardébronchement | Soutenu |
Informations générales :
Type | Unité centrale de traitement/microprocesseur |
Segment de marché | Bureau |
Famille | |
Numéro de type | |
Fréquence | 3300 mégahertz |
Fréquence de puissance faible | 1600 mégahertz |
Vitesse d'autobus | 5 GT/s DMI |
Multiplicateur d'horloge | 33 |
Paquet | 1155-land Flip-Chip Land Grid Array |
Prise | Prise 1155/H2/LGA1155 |
Taille | 1,48 » » de x 1,48/3.75cm x 3.75cm |
Date d'introduction | 2 septembre 2012 |
Date de la Fin-de-vie | La date passée d'ordre pour des processeurs du consommateur est le
26 juin 2015 La date passée d'expédition pour des processeurs de plateau du consommateur est le 4 décembre 2015 |
Architecture Microarchiteture :
Microarchitecture | Ivy Bridge |
Noyau de processeur | Ivy Bridge |
Steppings de noyau | E1 (QCKW) L1 (QC8H, SR0RG) N0 (QCC0) |
Processus de fabrication | 0,022 microns |
Largeur de données | bit 64 |
Le nombre de noyaux d'unité centrale de traitement | 2 |
Le nombre de fils | 4 |
Unité de virgule flottante | Intégré |
Taille de niveau 1 cachette | 2 x 32 la manière du KB 8 a placé les cachettes associatives
d'instruction 2 x 32 la manière du KB 8 a placé les cachettes associatives de données |
Taille de niveau 2 cachettes | 2 x 256 la manière du KB 8 a placé les cachettes associatives |
Taille de niveau 3 cachettes | 3 la manière du mb 12 a placé la cachette partagée associative |
Mémoire physique | 32 GIGAOCTETS |
Multitraitement | Monoprocesseur |
Prolongements et technologies |
|
Caractéristiques de puissance faible | Technologie augmentée de SpeedStep |
Périphériques/composants intégrés :
Graphiques intégrés | Type de GPU : HD 2500 Microarchitecture : GEN 7 Modules exécution : 6 Fréquence basse (mégahertz) : 650 Fréquence maximum (mégahertz) : 1050 Le nombre d'affichages soutenus : 3 |
Contrôleur de mémoire | Le nombre de contrôleurs : 1 Canaux de mémoire : 2 Mémoire soutenue : DDR3-1333, DDR3-1600 Largeur de bande maximum de mémoire (GB/s) : 25,6 |
D'autres périphériques |
|
Paramètres électriques/thermiques :
Température de fonctionnement maximum | 65.3°C (cas) 105°C (jonction) |
Thermal Design Power | 55 watts |