Surveillant d'unité centrale de traitement d'IC de mémoire instantanée de X5043PZ SPI avec 4k Spi Eeprom

PUCE X5043PZ - INTERSIL CORPORATION d'IC de MÉMOIRE INSTANTANÉE - SURVEILLANT d'UNITÉ CENTRALE DE TRAITEMENT AVEC 4K SPI EEPROM

Détail rapide :

Surveillant d'unité centrale de traitement avec 4K SPI EEPROM


Description :

Ces dispositifs combinent quatre fonctions populaires, Puissance-sur le contrôle remis zéro, l'horloge de surveillance, la surveillance de tension d'alimentation, et la serrure de bloc pour protéger la mémoire périodique d'EEPROM en un paquet. Cette combinaison abaisse le coût du système, réduit espace requis de conseil, et la fiabilité d'augmentations.
Appliquer la puissance au dispositif active puissance-sur le circuit remis zéro qui juge RESET/RESET actif pendant une période. Ceci permet l'alimentation et l'oscillateur d'énergie de stabiliser avant que le processeur exécute le code.
L'horloge de surveillance fournit un mécanisme indépendant de protection pour des microcontrôleurs. Quand le microcontrôleur ne remet pas en marche une minuterie dans un intervalle sélectionnable de temps, le dispositif active le signal de RESET/RESET. L'utilisateur choisit l'intervalle partir de trois valeurs préréglées. Une fois que choisi, l'intervalle ne change pas, même après faire un cycle la puissance.
Les circuits de détection du bas VCC du dispositif protègent le système de l'utilisateur contre des états de basse tension, remettant zéro le système quand les chutes VCC au-dessous du point minimum du voyage VCC.
RESET/RESET est affirmé jusqu' VCC revient au niveau approprié de fonctionnement et stabilise. Quatre le standard de l'industrie VTRIPthresholds sont disponible, cependant, les circuits uniques d'Intersil permettent au seuil d'être reprogrammé pour répondre des dispositions douanières ou pour régler avec précision le seuil pour des applications exigeant une plus haute précision.
La partie de mémoire du dispositif est une publication périodique de CMOS
Rangée d'EEPROM avec la protection de serrure du bloc d'Intersil. La rangée est intérieurement organisée en tant que 512 x 8. Le dispositif comporte un protocole périodique d'interface périphérique (SPI) et de logiciel permettant l'opération sur un autobus quatre fils simple.
Le dispositif utilise la cellule directe de propriété industrielle de Write™ d'Intersil, fournissant une résistance minimum de 100 000 cycles et une conservation minimum de données de 100 ans.


Applications :

• Bas affirmation de la détection VCC et de la remise
- Quatre tensions remises zéro standard 4.63V, 4.38V, 2.93V, 2.63V de seuil
- Reprogrammez la tension de seuil remise zéro par VCC du bas utilisant l'ordre de programmation spécial.
- Signal "Reset" valide VCC = 1V
• Horloge de surveillance sélectionnable de Time Out
• La longue vie de batterie avec la consommation de puissance faible
- <50>
- <10>
• 4Kbits d'EEPROM-1M Write Cycle Endurance
• Sauvez les données critiques avec de la mémoire de Lock™ de bloc
- Protégez 1/4, 1/2, toute l'ou rien rangée d'EEPROM
• Négligents intégrés écrivent la protection
- Write permettre le verrou
- Goupille de protection contre l'écriture
• Interface de SPI - fréquence de base 3.3MHz
• Réduisez au minimum le temps de programmation
- la page 16-byte écrivent le mode
- 5ms écrivent la durée de cycle (typique)
• Paquets disponibles
- 8 LD MSOP, 8 LD SOIC, 8 LD PDIP
- 14 LD TSSOP
• Le plus sans Pb recuisent disponible (RoHS conforme)


Caractéristiques :

Les produits sont très utilisés dans le matériel de transmission, l'alimentation d'énergie, l'électronique médicale, l'électronique automobile, l'électronique numérique, l'électronique industrielle, les modules d'affichage, l'électronique intelligente, la nouvelle énergie, l'Internet des choses, les produits 5G et d'autres domaines, avec les produits de haute qualité, les prix raisonnables, la distribution rapide et le service opportun, nous pouvons fournir des clients les produits les plus rentables et sauver des clients beaucoup de temps, et cherchons le développement avantageux pour les deux parties pour les deux parties dans la coopération.