Serializers d'IC d'interface de DS90UB925QSQ/NOPB UART et Deserializers - publication périodique du FPD-lien III de Clr de bit de Serdes 85 mégahertz 24

Serializers d'IC d'interface de DS90UB925QSQ/NOPB UART et Deserializers - publication périodique du FPD-lien III de Clr de bit de Serdes 85 mégahertz 24

Caractéristiques 1

• Interface de canal bidirectionnelle d'interface de contrôle avec le bus de commande périodique compatible d'I2C

• La haute définition de soutiens (format visuel de 720 p) Digital

• L'audio de RGB888 + CONTRE, de HS, de De et d'I2S a soutenu

• Soutient deux 10 flux vidéos mordus de caméra

• 5 – 85MHz PCLK a soutenu

• Opération simple de 3,3 V avec 1,8 V ou 3,3 interface compatible d'entrée-sortie de V LVCMOS

• Interconnexion C.A.-couplée de STP jusqu' 10 mètres

• Entrées visuelles parallèles de LVCMOS

• Données C.C-équilibrées et brouillées avec l'horloge incorporée

• Application de répétiteur de soutiens

• Génération interne de modèle

• Les modes de puissance faible réduisent au minimum la dissipation de puissance

• Produit des véhicules moteur de catégorie : AEC-Q100 évaluent 2 qualifiés

• >estimation de 8kV HBM et d'OIN 10605 ESD

• Vers l'arrière - compatible au FPD-lien II

  
  

2 applications

• Affichage des véhicules moteur pour la navigation

• Parcs de divertissements de Seat arrière

• Conducteur des véhicules moteur Assistance

• Systèmes des véhicules moteur de caméra de Megapixel

Description 3

Le serializer DS90UB925Q-Q1, en même temps que le deserializer DS90UB926Q-Q1, fournit une interface numérique complète pour la transmission concourante de la vidéo ultra-rapide, de l'audio, et des paramètres pour l'affichage des véhicules moteur et de l'image sentant des applications.

Le jeu de puces approprié idéalement aux systèmes des véhicules moteur d'affichage vidéo avec des formats de HD et aux systèmes des véhicules moteur de vision avec des résolutions de megapixel. Le DS90UB925Q-Q1 incorpore un canal de contrôle bidirectionnel inclus et de bas contrôles de la latence GPIO. Ce jeu de puces traduit une interface parallèle en interface fabriquée en série ultra-rapide de seules paires. Le plan périodique d'autobus, le FPD-lien III, soutient duplex de transmission ultra-rapide de signaux vidéo et communication bidirectionnelle de contrôle au-dessus d'un lien différentiel simple. La consolidation des signaux vidéo et du contrôle d'une seule paire différentielle réduit la taille et le poids d'interconnexion, tout en également éliminant les questions obliques et simplifiant la conception de système.

Le serializer DS90UB925Q-Q1 enfonce l'horloge, le C.C brouille et équilibre la charge utile de données, et le niveau décale les signaux la signalisation différentielle ultra-rapide de basse tension. Jusqu' 24 bits d'informations sont fabriqués en série le long des signaux de commande visuels.

La transmission en série est optimisée par une désaccentuation choisie par l'usager. L'IEM est réduit au minimum en employant la signalisation différentielle de basse tension, brouillage de données et la randomisation et la compatibilité de synchronisation de spectre étalé.

L'information de dispositif