Pont d'IC MIPI DSI d'interface d'IC LVDS d'interface de SN65DSI83ZQER UART à FlatLink LVDS

Pont d'IC MIPI DSI d'interface d'IC LVDS d'interface de SN65DSI83ZQER UART FlatLink LVDS

Caractéristiques 1

• Couche physique de la version 1.00.00 des instruments MIPI® D-PHY version 1.02.00 d'entrée et de l'interface série d'affichage (DSI)

• Récepteur du simple canal DSI configurable pour 1, 2, 3, ou 4 ruelles de données de D-PHY par Manche actionnant jusqu' 1 GBP/ruelle

• Soutient 18 24 du bpp DSI visuels paquets de bpp et avec les formats RGB666 et RGB888

• Max Resolution jusqu' 60 fps WUXGA
  × 1920 1200 18 24 de bpp couleurs de bpp et avec masquer réduit. Approprié 60 au × 1366 de × de fps 768/1280 800 18 bpp et 24 bpp

• FlatLinkTM a produit pour le Simple-lien LVDS

• Soutient le simple canal DSI au mode opérationnel du Simple-lien LVDS

• LVDS a produit la chaîne d'horloge de 25 mégahertz 154 mégahertz

• L'horloge de pixel de LVDS peut être originaire de l'horloge continue relaxée de D-PHY ou de l'horloge de référence externe (REFCLK)

• 1.8-V alimentation d'énergie de la canalisation VCC

• Les caractéristiques de puissance faible incluent le mode d'arrêt, LVDS réduit appui très réduit de l'état produisent l'oscillation de tension, le mode commun, et de MIPI puissance (ULPS)

• ÉCHANGE de la Manche de LVDS, LVDS PIN Order Reverse Feature pour la facilité du cheminement de carte PCB

• ESD évaluant ±2 kilovolt (HBM)

• Emballé dans la borne 64 5 le JUNIOR du millimètre BGA MICROSTAR du × 5 de millimètre (ZQE)

• Température ambiante : – 40°C 85°C

  
  

2 applications

• Tablette, PC de carnet, Netbooks

• Dispositifs d'Internet mobiles

  
  

Description 3

Le SN65DSI83 DSI au dispositif de pont de FlatLink comporte une configuration d'entrée de récepteur canal unique de MIPI D-PHY avec quatre ruelles par canal fonctionnant GBP 1 par ruelle ; une largeur de bande maximum d'entrée de 4 GBP. Le pont décode le bpp RGB666 de MIPI DSI 18 et 24 paquets et les convertis du bpp RGB888 le courant composé de signaux vidéo un résultat FlatLink-compatible de LVDS fonctionnant aux horloges de pixel fonctionnant partir de 25 mégahertz 154 mégahertz, offrant un Simple-lien LVDS avec quatre ruelles de données par lien.

Le dispositif SN65DSI83 peut soutenir jusqu'au × 1920 de WUXGA 1200 60 images par seconde, 24 bpp avec masquer réduit. Le dispositif SN65DSI83 est également approprié aux applications utilisant 60 le × 1366 de × de fps 768/1280 800 18 bpp et 24 bpp. La ligne partielle amortissement est mise en application pour adapter la disparité de train de données de données entre les interfaces de DSI et de LVDS.

Conçu avec la technologie industrie-conforme d'interface, le dispositif SN65DSI83 est compatible avec un large éventail de microprocesseurs, et est conçu avec une gamme des caractéristiques de gestion de puissance comprenant des sorties de la bas-oscillation LVDS, et le MIPI a défini l'appui très réduit de l'état de puissance (ULPS).

Le dispositif SN65DSI83 est mis en application dans un petit contour 5 JUNIOR du millimètre BGA MICROSTAR du × 5 de millimètre au paquet de lancement de 0,5 millimètres, et fonctionne travers une température ambiante partir – de 40oC 85oC.

L'information de dispositif