
Add to Cart
Transistor de puissance de transistor MOSFET de TMS320F28335PTPQ DSP, DSC Delfino Micrcntrlr
Caractéristiques 1
1
Technologie statique performante de CMOS – jusqu' 150 mégahertz
(durée de cycle 6.67-ns)
– 1.9-V/1.8-V noyau, conception de l'entrée-sortie 3.3-V
Unité centrale de traitement 32 bits performante (TMS320C28x)
– Unité point mobile de simple-précision d'IEEE 754
(FPU) (F2833x seul)
– opérations de MAC du × 32 de 16 × 16 et 32
– 16×16dualMAC
– Architecture d'autobus de Harvard
– Réponse et traitement rapides d'interruption
– Modèle de programmation unifié de mémoire
– Performant (dans C/C++ et Assemblée)
contrôleur DMA de Six-canal (pour le CDA, le McBSP, l'ePWM, le XINTF, et le SARAM)
interface externe de 16 bits ou 32 bits (XINTF) – portée d'adresse du × 16 plus de 2M
mémoire de Sur-puce
– F28335, F28333, F28235 :
256K éclair du × 16, 34K × 16 SARAM
– F28334, F28234 :
128K éclair du × 16, 34K × 16 SARAM
– F28332, F28232 :
64K éclair du × 16, 26K × 16 SARAM
– 1K×16OTPROM
ROM de botte (8K × 16)
– Avec des modes de botte de logiciel (par SCI, SPI,
BOÎTE, I2C, McBSP, XINTF, et entrée-sortie parallèle)
– Tables standard de maths
Horloge et commandes système – oscillateur de Sur-puce
– Module d'horloge de surveillance
GPIO0 aux goupilles GPIO63 peut être relié une des huit interruptions externes de noyau
Bloc périphérique d'expansion d'interruption (TARTE) qui soutient chacune des 58 interruptions périphériques
clé/serrure de la sécurité 128-bit
– Protège des blocs de flash/OTP/RAM
– Empêche l'inverse-ingénierie de progiciels
1
• Périphériques augmentés de contrôle
– Jusqu' 18 sorties de PWM
– Jusqu' 6 sorties de HRPWM avec le MPE de 150 picosecondes
résolution
– Jusqu' 6 entrées de capture d'événement
– Jusqu' 2 interfaces d'encodeur de quadrature
– Jusqu' 8 minuteries 32 bits
(6 pour des eCAPs et 2 pour des eQEPs)
– Jusqu' 9 minuteries de 16 bits
(6 pour des ePWMs et 3 XINTCTRs) • Trois minuteries 32 bits d'unité
centrale de traitement
• Périphériques de porte série
– Jusqu' 2 modules de BOÎTE
– Jusqu' 3 modules de SCI (UART)
– Jusqu' 2 modules de McBSP (configurables comme SPI) – un module
de SPI
– Un autobus Inter-intégré du circuit (I2C)
• 12 ont mordu CDA, 16 canaux
– taux de conversion de 80 NS
– 2 multiplexeur d'entrée de canal du × 8
– Deux d'échantillonnage et de stockage
– Conversions simples/simultanées – internes ou référence externe
• Jusqu' 88 individuellement programmables, ont multiplexé des goupilles de GPIO avec le filtrage d'entrée
• Appui de balayage de frontière de JTAG
– Essai de norme de la norme 1149.1-1990 d'IEEE
Port d'Access et architecture de balayage de frontière • Caractéristiques avancées d'émulation
– Fonctions d'analyse et de point de rupture
– Le temps réel corrigent utilisant le matériel • L'appui de développement inclut
– Compilateur/assembleur/éditeur de liens de la norme ANSI C/C++
– Compositeur StudioTM ide de code
– DSP/BIOSTM et SYS/BIOS
– Contrôle de moteur de Digital et logiciel numérique de puissance
bibliothèques
• Modes et épargne de basse puissance de puissance
– OISIF, DE RÉSERVE, les modes de HALTE ont soutenu
– Désactivez les différentes horloges périphériques • Endianness : Peu endian