

Add to Cart
Offre courante (vente chaude)
Numéro de la pièce. | Quantité | Marque | D/C | Paquet |
OP484F | 2000 | ANNONCE | 15+ | SOP-14 |
P6KE13CA | 2000 | VISHAY | 16+ | DO-15 |
SJA1000T | 2000 | 16+ | SOP28 | |
SN74AHC245PWR | 2000 | TI | 14+ | TSSOP |
SN74HC14N | 2000 | TI | 14+ | IMMERSION |
SN74HC273PWR | 2000 | TI | 14+ | TSSOP |
SS32 A | 2000 | VISHAY | 16+ | DO-214AC |
STF11NM60N | 2000 | St | 16+ | TO-220F |
SY100EP11UKG | 2000 | MICREL | 13+ | MSOP-8 |
TAS5342ADDVR | 2000 | TI | 15+ | HTSSOP-44 |
TDA7050T | 2000 | 16+ | SOP8 | |
TJA1040T | 2000 | 16+ | SOP-8 | |
TPS54332DDAR | 2000 | TI | 14+ | SOP8 |
HEF4051 | 2005 | 14+ | SOP-16 | |
ZTX951 | 2005 | ZETEX | 14+ | TO-92 |
UC3879N | 2008 | TI | 16+ | IMMERSION |
LM2576HVT-ADJ | 2010 | NS | 16+ | TO220 |
SN74HC02N | 2010 | TI | 13+ | IMMERSION |
AT93C46DN-SH-T | 2027 | ATMEL | 15+ | SOP8 |
40CPQ100PBF | 2055 | VISHAY | 16+ | TO-247 |
LPC1752FBD80 | 2080 | 16+ | LQFP80 | |
PIC16F1934-I/PT | 2080 | PUCE | 14+ | QFP |
1N5362B | 2100 | SUR | 14+ | IMMERSION |
6N137SD | 2100 | FSC | 14+ | SOP8 |
CD4047BM96 | 2100 | TI | 16+ | CONCESSION |
FSDL0165RN | 2100 | FSC | 16+ | DIP-8 |
ISD17240PY | 2100 | ISD | 13+ | DIP28 |
MC34063 | 2100 | SUR | 15+ | SOP8 |
MDP13N50TH | 2100 | MAGNACHIP | 16+ | TO-220 |
PIC16F72-I/SP | 2100 | PUCE | 16+ | DIP-28 |
Description de produit
AT91SAM7X512 AT91SAM7X256 AT91SAM7X128
Caractéristiques
• Incorpore le processeur d'ARM7TDMI® ARM® Thumb®
– Architecture 32 bits performante de RISC
– Jeu d'instructions de 16 bits haute densité
• Chef dans MIPS/Watt
– L'émulation en circuit d'EmbeddedICE™, corrigent l'appui de voie
de transmission
• Éclair ultra-rapide interne
– 512 K bytes (AT91SAM7X512) ont organisé deux banques de 1024
pages de 256 octets (d' double niveau)
– 256 K bytes (AT91SAM7X256) ont organisé en 1024 des pages de 256
octets (l'avion simple)
– 128 K bytes (AT91SAM7X128) ont organisé en 512 pages de 256
octets (l'avion simple)
• Cycle simple Access jusqu' 30 mégahertz en états de pire cas
• Exécution de linéarisation d'instruction de pouce de tampon de
Prefetch la vitesse maximale
• Temps de programmation de page : Mme 6, y compris
l'Automatique-effacement de page, plein temps d'effacement : Mme 15
• 10 000 écrivez les cycles, capacité de dix ans de conservation de
données, capacités de serrure de secteur, peu instantané de
sécurité
• Interface de programmation instantanée rapide pour la production
fort débit
• SRAM ultra-rapide interne, Simple-cycle Access la vitesse
maximale
– 128 K bytes (AT91SAM7X512)
– 64 K bytes (AT91SAM7X256)
– 32 K bytes (AT91SAM7X128)
• Contrôleur de mémoire (MC)
– Contrôleur instantané incorporé, statut d'arrêt et détection de
désalignement
• Contrôleur de remise (RSTC)
– Basé dessus Puissance-sur les cellules remises zéro et le
détecteur calibré l'usine de basse puissance d'arrêt partiel
– Fournit la formation "Reset" externe de signal et le statut de
source de remise
• Le générateur horloge (CKGR)
– Oscillateur de basse puissance de RC, oscillateur de Sur-puce de
3 20 mégahertz et un PLL
• Contrôleur de gestion de puissance (PMC)
– Capacités d'optimisation de puissance, y compris le mode
d'horloge lent (vers le bas 500 hertz) et le mode inactivité
– Quatre signaux d'horloge externes programmables
• Contrôleur d'interruption avancé (AIC)
– Individuellement Maskable, priorité niveau du huit, sources
d'interruption dirigée
– Deux sources d'interruption externe et une source rapide
d'interruption, fausse interruption se sont protégées
• Corrigez l'unité (DBGU)
– UART 2 fils et soutien d'interruption de voie de transmission
Debug,
Prévention programmable d'Access de GLACE
• Rythmeur périodique (PUITS)
– compteur programmable de 20 bits plus le compteur d'intervalle
mordu par 12
• Chien de garde de Windowed (WDT)
– le bit 12 clé-a protégé le compteur programmable
– Fournit des signaux de remise ou d'interruption au système
– Contre peut être arrêté tandis que le processeur est corrigent
dedans l'état ou en mode inactivité
• Minuterie en temps réel (RTT)
– compteur relaxé 32 bits avec l'alarme
– Coule de l'oscillateur interne de RC
• Deux contrôleurs d'entrée-sortie parallèles (Pio)
– Soixante-deux lignes programmables d'entrée-sortie multiplexées
avec jusqu' deux I/Os périphériques
– Entrez la capacité d'interruption de changement sur chaque ligne
d'entrée-sortie
– Ouvert-drain individuellement programmable, résistance cabreuse
et sortie synchrone
• Treize canaux du contrôleur DMA de périphérique (PDC)
• Un port toute vitesse de dispositif d'USB 2,0 (12 Mbits par
seconde)
– émetteur-récepteur de Sur-puce, 1352 octet FIFOs intégré
configurable
• Une base-T de MAC 10/100 d'Ethernet
– Interface indépendante de médias (MII) ou interface indépendante
réduite de médias (RMII)
– 28 octet intégré FIFOs et canaux d'accès direct la mémoire
consacrés pour Transmit et Receive
• Une part 2.0A et partie 2.0B conforme PEUVENT contrôleur
– Huit boîtes aux lettres Plein-programmables d'objet de message,
compteur de 16 bits de groupe date/heure
• Un contrôleur périodique synchrone (SSC)
– Horloge indépendante et signaux de synchronisation de cadre pour
chaque récepteur et émetteur
– J'appui d'interface analogique du ² S, appui de multiplex de
répartition temporelle
– Capacités ultra-rapides de train de données de données continues
avec le transfert des données 32 bits
• Deux récepteurs -émetteurs synchrones/asynchrones universels
(USART)
– Baud Rate Generator individuel, modulation d'IrDA®/démodulation
infrarouges
– Soutien d'ISO7816 T0/T1 Smart Card, poignée de main de matériel,
appui RS485
– Appui total de ligne modem sur USART1
• Deux Serial Peripheral Interfaces master/slave (SPI)
– 8 - la longueur de données programmable de 16 bits, quatre Chip
Selects périphérique externe
• Un minuterie de Trois-canal/compteur de 16 bits (comité
technique)
– Trois entrées d'horloge externes, deux bornes universelles
d'entrée-sortie par Manche
– Double génération de PWM, capture/mode de forme d'onde, capacité
haut/bas
• Un contrôleur de 16 bits de quatre canaux de modulation de
largeur de puissance (PWMC)
• Une interface deux fils (TWI)
– L'appui principal de mode seulement, tous Atmel deux fils EEPROMs
et les dispositifs compatibles d'I2 C ont soutenu
• Un 8 convertisseur analogique-numérique de bit du canal 10,
quatre canaux a multiplexé avec Digital I/Os
• Aide de botte de SAM-BA™
– Programme de botte de défaut
– Interface avec l'interface utilisateurs graphique de SAMBA
• Balayage de frontière d'IEEE® 1149,1 JTAG sur toutes les
goupilles de Digital
• 5V-tolerant I/Os, y compris quatre lignes forte intensité
d'entrée-sortie de lecteur, jusqu' 16 mA pièce
• Alimentations d'énergie
– Régulateur 1.8V incorporé, élaborant 100 mA pour le noyau et les
composants externes
– l'entrée-sortie de 3.3V VDDIO raye l'alimentation d'énergie,
alimentation d'énergie instantanée indépendante de 3.3V VDDFLASH
– alimentation d'énergie de noyau de 1.8V VDDCORE avec le détecteur
d'arrêt partiel
• Opération entièrement statique : Jusqu' 55 mégahertz aux états du
pire cas 1.65V et 85°C
• Disponible en 100 vert de l'avance LQFP et 100 paquets de vert de
la boule TFBGA
Schéma fonctionnel AT91SAM7X512/256/128