

Add to Cart
? PROCESSEURS DE SIGNAUX NUMÉRIQUES
unité centrale de traitement de 16 bits *Powerful de TMS320C5x ?
Simple-cycle de *20-, de 25-, de 35-, et de 50 NS
Temps d'exécution d'instruction pour l'opération 5-V ?
instruction de Simple-cycle de *25-, de 40-, et de 50 NS
Temps d'exécution pour l'opération 3-V ?
le × du *Single-Cycle 16 de 16 bits se multiplient/s'ajoutent ?
maximum de 16 bits de × de *224K accessible
Espace mémoire externe (64K programme, 64K
Données, entrée-sortie 64K, et 32K global) ?
*2K, 4K, 8K, 16K, 32K × Simple-Access de 16 bits
ROM de programme de Sur-puce ?
*1K, 3K, 6K, 9K × Simple-Access de 16 bits
Programme de Sur-puce/données RAM (SARAM) ?
Programme/données de Sur-puce de *1K Double-Access
RAM (DARAM) ?
* porte série synchrone duplex pour
Interface de codeur/décodeur ?
(TDM) porte série *Time-Division-Multiplexed ?
capacité de génération d'Attente-état de *Hardware ou de logiciel ?
Minuterie de *On-Chip pour des opérations de contrôle ?
Instructions de *Repeat pour l'usage efficace de l'espace de programme ?
Porte série *Buffered ?
Interface gauche de *Host ?
Boucle verrouillage déphasé de *Multiple (PLL)
Options de synchronisation (×1, ×2, ×3, ×4, ×5, ×9 selon le dispositif) ?
Le *Block se déplace pour la gestion de données/programme ?
Logique basée sur balayage d'émulation de *On-Chip ?
Balayage *Boundary ?
Options de empaquetage *Five
– paquet plat du quadruple 100-Pin (suffixe de PJ)
– paquet plat du quadruple 100-Pin mince (suffixe de PZ)
– paquet plat du quadruple 128-Pin mince (suffixe de PBK)
– paquet plat du quadruple 132-Pin (suffixe de PQ)
– paquet plat du quadruple 144-Pin mince (suffixe de PGE) ?
Le *Low actionnent des modes de dissipation et de puissance-Vers le bas :
– 47 mA (2,35 mA/MIP) 5 V, horloge 40-MHz (moyenne)
– 23 mA (1,15 mA/MIP) 3 V, horloge 40-MHz (moyenne)
– 10 mA 5 V, horloge 40-MHz (mode IDLE1)
– 3 mA 5 V, horloge 40-MHz (mode IDLE2)
– 5 µA 5 V, horloges outre de (mode IDLE2) ?
Technologie statique du *High-Performance CMOS ?
Port d'Essai-Access de † de la norme 1149,1 de *IEEE (JTAG)
description
La génération de TMS320C5x des processeurs de signaux numériques TMS320 de Texas Instruments (TITM) (DSPs) est fabriquée avec la technologie statique de circuit intégré de CMOS ; la conception architecturale est basée sur celle d'un TI plus tôt DSP, le TMS320C25. La combinaison de l'architecture avancée de Harvard, des périphériques de sur-puce, de la mémoire de sur-puce, et d'un jeu d'instructions hautement spécialisé est la base de la flexibilité et de la vitesse opérationnelles “des dispositifs de ‡ de C5x. Ils exécutent jusqu' 50 millions d'instructions par seconde (des MIPS).
Les “dispositifs de C5x offrent ces avantages : ?
TMS320C50, TMS320LC50, TMS320C51, TMS320LC51, TMS320C53, TMS320LC53
PAQUET DE PQ
(VUE SUPÉRIEURE)
capacités absolues sur la température ambiante de fonctionnement d'ambiant-air (sauf indication contraire) (“320C5x seul) †
Gamme de tension d'alimentation, VDD (voir la note 3)………………………………. – 0,3 V 7 V
Gamme de tension d'entrée, VI……………………………………………. – 0,3 V 7 V
Gamme de tension de sortie, Vo…………………………………………. – 0,3 V 7 V
Température ambiante de température ambiante fonctionnante, MERCI……………………………… – 40°C 85°C
Température de carter fonctionnante, comité technique……………………………………… 0°C 85°C
Température ambiante de température de stockage, Tstg…………………………………… – 55°C 150°C
Le † soumet une contrainte au del de ceux énumérés sous « des capacités absolues » peut endommager permanent le dispositif. Ce sont des estimations d'effort seulement, et l'opération fonctionnelle du dispositif ces derniers ou d'aucune autre condition au del de ceux indiqués dans « des conditions de fonctionnement recommandées » n'est pas impliquée. L'exposition aux conditions absolu-maximum-évaluées pendant des périodes prolongées peut affecter la fiabilité de dispositif.
NOTE 3 : Toutes les valeurs de tension sont en ce qui concerne le VSS.
conditions de fonctionnement recommandées (“320C5x seuls)
MINUTE NOM Max | UNITÉ | ||
Tension d'alimentation de VDD | 4,75 5 5,25 | V | |
Tension d'alimentation de VSS | 0 | V | |
Tension d'entrée de haut niveau de VIH | X2/CLKIN, CLKIN2 | 3 VDD+0.3 | V |
CLKX, CLKR, TCLKX, TCLKR | 2,5 VDD+0.3 | V | |
Toutes autres entrées | 2 VDD+0.3 | V | |
Tension d'entrée de bas niveau de VIL | X2/CLKIN, CLKIN2, CLKX, CLKR, TCLKX, TCLKR | – 0,3 0,7 | V |
Toutes autres entrées | – 0,3 0,8 | V | |
Courant de sortie de haut niveau d'IOH (voir la note 4) | – 300 ‡ | µA | |
Courant de sortie de bas niveau d'IOL | 2 | mA | |
Température de carter fonctionnante de comité technique | 0 85 | °C | |
VENTRES actionnant la température ambiante | – 40 85 | °C |
Le ‡ cet IOH peut être dépassé quand utilisant une 1 résistance d'avancement du film de kΩ sur la sortie de la porte série TADD de TDM ; cependant, cette sortie répond toujours des caractéristiques de VOH dans ces conditions.
NOTE 4 : Le schéma 9 montre le circuit de charge d'essai et la montr du schéma 10 et du schéma 11 les niveaux de référence de tension.