Puce de mémoire flash NAND 2 Gbit TSOPI-48 2,7 V-3,6 V Cycle d'écriture 25 ns IMS2G083ZZC1S-WP

• Technologie cellule un seul niveau
• CONFORME L'INTERFACE FLASH NAND OUVERTE (ONFI) 1.0
• TENSION D'ALIMENTATION - VCC = 2,7 V ~ 3,6 V
• MATRICE DE CELLULES DE MÉMOIRE (avec RÉSERVE)
  • Taille de la page : x8 - 3,3 V : (2K+128 de réserve) octets
  • Taille du bloc : x8 - 3,3 V : (128K+8K de réserve) octets
  • Taille du dispositif : 2048 blocs
• TEMPS DE LECTURE / PROGRAMMATION DE PAGE
  • Temps de lecture aléatoire (tR) : 30 us (max)
  • Temps d'accès séquentiel : 3,3 V - 25 ns (min)
  • Programmation de page : 300 us (typ)
• EFFACEMENT DE BLOC
  • Temps d'effacement de bloc : 3,5 ms (typ)
• ENSEMBLE DE COMMANDES
  • Ensemble de commandes conforme ONFI1.0
  • Lire l'ID unique
• SÉCURITÉ
  • Zone OTP
  • Numéro de série (ID unique)
  • Protection non volatile
• SIGNATURE ÉLECTRONIQUE
  • 1er cycle : Code du fabricant
  • 2e cycle : Code du dispositif
  • 3e cycle : Numéro de puce interne, Type de cellule, Nombre de pages programmées simultanément, Programmation entrelacée, Cache d'écriture
  • 4e cycle : Taille de la page, Taille du bloc, Organisation, Taille de la réserve, Temps d'accès série
  • 5e cycle : ECC, Informations multi-plans
• FIABILITÉ
  • 50 000 cycles de programmation / effacement (avec ECC 4 bits par 512 octets)
• CONSERVATION DES DONNÉES
  • 10 ans
• TEMPÉRATURE DE FONCTIONNEMENT
  • Commercial (0℃ ~ 70℃)
• OPTION DE NON-PRISE EN COMPTE DE L'ACTIVATION DE LA PUCE
  • Interface simple avec les microcontrôleurs
• OPTION DE CONDITIONNEMENT
  • Conditionnement sans plomb
  • TSOP 48 broches (pas de 12 x 20 / 0,5 mm)

La mémoire FLASH NAND est proposée avec une alimentation VCC de 3,3 V et avec une interface E/S x8. Sa cellule NAND offre la solution la plus rentable pour le marché du stockage de masse semi-conducteurs. La mémoire est divisée en blocs qui peuvent être effacés indépendamment, il est donc possible de conserver les données valides pendant que les anciennes données sont effacées. La taille de la page pour x8 est de (2048 + réserve) octets.

Pour prolonger la durée de vie des dispositifs de mémoire flash NAND, la mise en uvre d'un ECC est obligatoire. La puce prend en charge la fonction de non-prise en compte de CE#. Cette fonction permet le téléchargement direct du code partir du dispositif de mémoire flash NAND par un microcontrôleur, car les transitions CE# n'arrêtent pas l'opération de lecture. Les dispositifs disposent d'une fonction de cache de lecture qui améliore le débit de lecture pour les fichiers volumineux. Pendant la lecture du cache, les dispositifs chargent les données dans un registre de cache tandis que les données précédentes sont transférées vers les tampons d'E/S pour être lues. Dans les opérations multi-plans, les données de la page peuvent être lues un temps de cycle de 25 ns par octet. Les broches d'E/S servent de ports pour l'entrée de commande et d'adresse ainsi que pour l'entrée/sortie de données. Cette interface permet de réduire le nombre de broches et de faciliter la migration vers différentes densités, sans aucune réorganisation de l'encombrement. Les commandes, les données et les adresses sont introduites de manière asynchrone l'aide des broches de contrôle CE#, WE#, ALE et CLE. Le contrôleur de programmation/effacement sur puce automatise toutes les fonctions de lecture, de programmation et d'effacement, y compris la répétition d'impulsions, le cas échéant, et la vérification interne et la marge des données. Une broche WP# est disponible pour assurer une protection matérielle contre les opérations de programmation et d'effacement. La broche de sortie R/B# (tampon drain ouvert) signale l'état du dispositif pendant chaque opération. Elle identifie si le contrôleur de programmation/effacement/lecture est actuellement actif. L'utilisation d'une sortie drain ouvert permet aux broches Ready/Busy de plusieurs mémoires de se connecter une seule résistance de tirage. Dans un système avec plusieurs mémoires, les broches R/B# peuvent être connectées toutes ensemble pour fournir un signal d'état global. La fonction de reprogrammation permet l'optimisation de la gestion des blocs défectueux — lorsqu'une opération de programmation de page échoue, les données peuvent être programmées directement dans une autre page l'intérieur de la même section de matrice sans la phase d'insertion de données série qui prend du temps. La copie de sauvegarde multi-plans est également prise en charge. La lecture des données après la lecture de la copie de sauvegarde (pour les cas un seul plan et plusieurs plans) est autorisée. De plus, les opérations de programmation de cache et de programmation de cache multi-plans améliorent le débit de programmation en programmant les données l'aide du registre de cache. Les dispositifs sont disponibles dans le boîtier TSOP48 (12 x 20 mm) et sont livrés avec les caractéristiques de sécurité suivantes : Zone OTP (programmable une seule fois), qui est une zone accès restreint où des données/codes sensibles peuvent être stockés en permanence. Numéro de série (identifiant unique), qui permet d'identifier de manière unique les dispositifs. Contactez l'usine pour obtenir de l'aide sur cette fonctionnalité. Ces caractéristiques de sécurité sont soumises un accord de non-divulgation (NDA) et ne sont donc pas décrites dans la fiche technique. Pour plus de détails leur sujet, contactez votre bureau de vente le plus proche.

Emballage d'exportation standard disponible. Les clients peuvent choisir parmi des cartons, des caisses en bois et des palettes en bois en fonction de leurs besoins.