CY7C1313KV18-250BZXI IC SRAM 18MBIT PAR 165FBGA Pour les technologies Infineon

Description fonctionnelle

Les SRAMs CY7C1311KV18, CY7C1911KV18, CY7C1313KV18 et CY7C1315KV18 sont des SRAMs conduite synchrone de 1,8 V, équipées d'une architecture QDR II.le port de lecture et le port d'écriture pour accéder au tableau de mémoireLe port de lecture a des sorties de données dédiées pour supporter les opérations de lecture et le port d'écriture a des entrées de données dédiées pour supporter les opérations d'écriture.L'architecture QDR II dispose d'entrées et de sorties de données séparées pour éliminer complètement la nécessité de "tourner autour" du bus de données qui existe avec les périphériques d'E/S communs.

Caractéristiques

■ Ports de lecture et d'écriture indépendants
¢ Prend en charge les opérations simultanées
■ Horloge 333 MHz pour une large bande passante
■ Une explosion de quatre mots pour réduire la fréquence du bus d'adresse
■ Interfaces double débit de données (DDR) sur les ports de lecture et d'écriture (transfert de données 666 MHz 333 MHz)
■ Deux horloges d'entrée (K et K) pour une synchronisation précise du DDR
Le SRAM utilise uniquement des bords montants
■ Deux horloges d'entrée pour les données de sortie (C et C) pour minimiser les écarts d'horloge et de temps de vol
■ Les horloges écho (CQ et CQ) simplifient la collecte de données dans les systèmes grande vitesse
■ Bus d'entrée d'adresse multiplexé unique verrouillage d'adresses pour les ports de lecture et d'écriture
■ Sélection de port séparé pour l'expansion de la profondeur
■ Écriture synchrone en interne
■ QDR® II fonctionne avec une latence de lecture de 1,5 cycle lorsque DOFF est affiché HIGH
■ Fonctionne comme un dispositif QDR I avec une latence de lecture d'un cycle lorsque DOFF est affiché LOW
■ Disponible en configurations ×8, ×9, ×18 et ×36
■ une cohérence complète des données, fournissant les données les plus récentes;
■ VDD de base = 1,8 V (±0,1 V); VDDQ d'entrée/sortie = 1,4 V VDD
Supporte la fois une alimentation I/O de 1,5 V et de 1,8 V
■ Disponible dans un emballage FBGA 165 boules (13 × 15 × 1,4 mm)
■ Offert dans des emballages sans Pb et non sans Pb
■ Les tampons de sortie HSTL entraînement variable
■ Port d'accès l'essai compatible avec JTAG 1149.1
■ PLL pour le placement précis des données