S25FL256SAGBHIA10 IC FLASH 256MBIT SPI/QUAD 24BGA Les technologies Infineon

Description générale

Les dispositifs Spansion S25FL128S et S25FL256S sont des produits de mémoire flash non volatile utilisant:
■ technologie MirrorBit - qui stocke deux bits de données dans chaque transistor de mémoire
■ Eclipse architecture - qui améliore considérablement les performances du programme et efface
■ Litographie par procédé 65 nm

Cette famille d'appareils se connecte un système hôte via une interface périphérique série (SPI).L'entrée et la sortie sérielles traditionnelles en un seul bit SPI (SIngle I/O ou SIO) sont prises en charge ainsi que les commandes sérielles en deux bits (Dual I/O ou DIO) et en quatre bits (Quad I/O ou QIO) en optionCette interface de largeur multiple est appelée SPI Multi-I/O ou MIO. En outre, la famille FL-S ajoute la prise en charge des commandes de lecture Double Data Rate (DDR) pour SIO, DIO,et QIO qui transfère l'adresse et lire les données sur les deux bords de l'horloge.

L'architecture Eclipse dispose d'un tampon de programmation de page qui permet de programmer jusqu' 128 mots (256 octets) ou 256 mots (512 octets) en une seule opération,résultant en une programmation et une effacement efficaces plus rapides que les algorithmes de programmation ou d'effacement SPI de génération précédente.
L'exécution de code directement partir de la mémoire flash est souvent appelée Exécuter en place ou XIP.le taux de transfert de lecture d'instructions peut égaler ou dépasser l'interface parallèle traditionnelle, des mémoires flash asynchrones ou non tout en réduisant considérablement le nombre de signaux.
Les produits S25FL128S et S25FL256S offrent des densités élevées couplées la flexibilité et aux performances rapides requises par une variété d'applications embarquées.et le stockage des données.

Caractéristiques

■ Densité
- 128 Mbit (16 Mbit)
- 256 Mbit (32 Mbit)
■ Interface périphérique en série (SPI)
La polarité et les modes de phase 0 et 3 de l'horloge SPI
Option pour le double débit de données (DDR)
Adressage étendu: options d'adresse de 24 ou 32 bits
¢ Série de commandes et d'empreintes compatibles avec S25FL-A,
Familles de SPI S25FL-K et S25FL-P
¢ Multi I/O command set et empreinte compatibles avec
Famille de SPI S25FL-P
■ LIRE les commandes
- Normalement, rapide, double, quad, rapide DDR, double DDR, quad
AutoBoot - allumer ou réinitialiser et exécuter une lecture normale ou Quad
commande automatiquement une adresse prédéfinie
Les données de l'interface flash commune (CFI) pour les informations de configuration.
■ La programmation (1,5 Mbit/s)
Options de tampon de programmation 256 ou 512 octets
¢ Programming de page quatre entrées (QPP) pour les systèmes d'horloge lente
■ Effacement (0,5 0,65 Mbit/s)
Option de taille de secteur hybride - ensemble physique de trente-deux secteurs de 4 kbyte
en haut ou en bas de l'espace d'adresse avec tous les autres secteurs de
64 kbytes, pour une compatibilité avec les appareils S25FL de génération antérieure
Option sectorielle uniforme - effacez toujours les blocs de 256 kbyte pour les logiciels
la compatibilité avec des dispositifs densité plus élevée et les dispositifs futurs.
■ Endurance au vélo
- 100 000 cycles d'effacement de programme pour n'importe quel secteur
■ Conservation des données

■ Caractéristiques de sécurité

Protection contre le blocage:
Les bits de registre d'état pour contrôler la protection contre les programmes ou
l'effacement d'une série de secteurs contigus.
Options de contrôle matériel et logiciel
¢ Protection avancée des secteurs (PAS)
Protection des secteurs individuels contrôlée par code de démarrage ou mot de passe
■ Technologie Spansion® 65 nm MirrorBit avec architecture EclipseTM
■ tension d'alimentation du noyau: 2,7 V 3,6 V
■ Tensions d'alimentation I/O: de 1,65 V 3,6 V
¢ emballages de SO16 et FBGA
■ Plage de température:
️ Industrie (-40°C +85°C)

■ Packages (tous exempts de Pb)
- 16 SOIC au plomb (300 ml)
️ WSON 6 x 8 mm
BGA-24 6 x 8 mm
Les options d'empreintes de 5 x 5 boules (FAB024) et de 4 x 6 boules (FAC024)