MT46V32M16P-5B:J TR IC DRAM 512MBIT PARALLEL 66TSOP Micron Technology Inc. Il s'agit d'un système de traitement de données qui est utilisé par les opérateurs de téléphonie mobile.
Numéro de modèle:MT46V32M16P-5B:J TR
Quantité minimale de commande:1
Conditions de paiement:T/T
Capacité à fournir:En stock
Délai de livraison:3 à 5 jours ouvrables
Détails de l'emballage:sacs antistatiques et boîtes en carton
Contacter
Add to Cart
Fournisseur Vérifié
Shenzhen China
Adresse:
No. 2520, 25ème étage, bloc A, nouvelle Asie Guoli Building, rue du nord de Huaqiang, Shenzhen, Chine
dernière connexion fois fournisseur:
dans 26 heures
Détails du produit
Profil de la société
Détails du produit
Détails du produit
Description fonctionnelle
Le DDR SDRAM utilise une architecture double débit de données pour obtenir un fonctionnement grande vitesse.L'architecture de double débit de données est essentiellement une architecture de pré-captage 2n avec une interface conçue pour transférer deux mots de données par cycle d'horloge aux broches d'E/S. Un accès de lecture ou d'écriture unique pour la DDR SDRAM consiste effectivement en un seul transfert de données d'un cycle d'une heure d'une largeur de 2 n-bits au noyau interne de la DRAM et en deux correspondants d'une largeur de n-bits,les transferts de données demi-cycles d'une heure aux broches E/S;.Caractéristiques
• VDD = +2,5 V ±0,2 V, VDDQ = +2,5 V ±0,2 V• VDD = +2,6V ±0,1V, VDDQ = +2,6V ±0,1V (DDR400)
• Transmission bidirectionnelle de données par stroboscope (DQS)
reçues avec des données, c'est--dire des données synchrones avec la source
capture (x16 a deux 1 par octet)
• Double débit de données interne (DDR)
architecture; deux accès aux données par cycle d'horloge
• Entrées d'horloge différentielle (CK et CK#)
• Commandes entrées sur chaque bord CK positif
• DQS aligné sur les bords avec des données pour les READ; aligné sur le centre avec des données pour les WRITEs
• DLL pour aligner les transitions DQ et DQS avec CK
• Quatre banques internes pour une opération simultanée
• Masque de données (DM) pour masquer les données d'écriture
(x16 a deux ¢ un par octet)
• Longueur des rafales programmable: 2, 4 ou 8
• Mise jour automatique
¢ 64 ms, cycle 8192 (commercial et industriel)
- 16 ms, cycle 8192 (Automotive)
• Auto-actualisation (non disponible sur les appareils AT)
• Opération de transfert plus longue pour une fiabilité améliorée (OCPL)
• I/O de 2,5 V (compatible avec SSTL_2)
• Option de précharge automatique simultanée est prise en charge
• le verrouillage tRAS est pris en charge (tRAP = tRCD)
Les spécifications
| Attribut | Valeur attribuée |
|---|---|
| Produit de fabrication | Micron Technology Inc. est une société de technologie. |
| Catégorie de produits | Circuits intégrés mémoire |
| Série | - |
| Emballage | Emballages de remplacement en ruban adhésif et bobine (TR) |
| Boîtier de colis | 66-TSSOP (0,400", largeur de 10,16 mm) |
| Température de fonctionnement | Pour les appareils de traitement des eaux usées: |
| Interface | Parallèlement |
| Appareil de régulation de la tension | 2.5 V ~ 2,7 V |
| Produit fourni par le fournisseur | 66-TSOP |
| Capacité de mémoire | 512M (32M x 16) |
| Type de mémoire | REM DDR SDR |
| Vitesse | 5 ans |
| Format-mémoire | La RAM |
Décrits
SDRAM - mémoire DDR IC 512 Mb (32 M x 16) parallèle 200 MHz 700ps
66-TSOP
La carte SD-RAM est un système de carte SD-RAM qui est un système
de carte SD-RAM
MT46V32M16P-5B:J TR IC DRAM 512MBIT PARALLEL 66TSOP Micron Technology Inc. Il s'agit d'un système de traitement de données qui est utilisé par les opérateurs de téléphonie mobile.
Inquiry Cart
0