Définition générale
La DDR333 SDRAM est une mémoire CMOS dynamique accès aléatoire
grande vitesse qui fonctionne une fréquence de 167 MHz (tCK=6ns)
avec un débit de transfert de données maximal de 333 Mb/s/s.DDR333
continue d'utiliser l'interface SSTL_2 standard JEDEC et
l'architecture 2n-prefetch.
Caractéristiques
• 167 MHz, débit de données de 333 Mb/s/s
•VDD = +2,5 V ±0,2 V, VDDQ = +2,5 V ±0,2 V
• Stroboscope bidirectionnel de données (DQS) transmis/reçu avec
les données, c'est--dire capture de données synchrone source (x16 a
deux - un par octet)
• Architecture interne double débit de données (DDR); deux accès de
données par cycle d'horloge
• Entrées d'horloge différentielle (CK et CK#)
• Commandes entrées sur chaque bord CK positif
• DQS aligné sur les bords avec les données pour les READ; centre
aligné sur les données pour les WRITE
• DLL pour aligner les transitions DQ et DQS avec CK
• Quatre banques internes pour une opération simultanée
• Masque de données (DM) pour masquer les données d'écriture (x16 a
deux - un par octet)
• Longueur des rafales programmable: 2, 4 ou 8
• Option de précharge automatique prise en charge
• Modes de mise jour automatique et auto-actualisation
• Le paquet FBGA est disponible
• I/O de 2,5 V (compatible avec SSTL_2)
• verrouillage du tRAS (tRAP = tRCD)
• Compatible l'arrière avec DDR200 et DDR266