Bals d'étudiants programmables de la puce XQF32PVOG48M In System Programmable d'IC d'ordinateur

Éclair de plate-forme de XQF32PVOG48M Programmable Computer Chip dans des bals d'étudiants programmables de configuration de système

Description

L'architecture de Xilinx UltraScale comporte les familles performantes de FPGA, de MPSoC, et de RFSoC qui adressent un vaste éventail des conditions de système avec un foyer sur abaisser la puissance totale par de nombreux avancements technologiques innovateurs.

Artix UltraScale+FPGAs : La largeur de bande et le signal périodiques les plus élevés calculent la densité dans un dispositif coût-optimisé pour des applications, la vision critique et la vidéo de mise en réseau traitant, et ont fixé la connectivité.

Kintex UltraScale FPGAs : FPGAs performant avec un foyer sur le prix/performance, utilisant la technologie empilée monolithique et de la deuxième génération d'interconnexion de silicium (SSI). Haut DSP et bloquer des rapports de RAM--logique et des émetteurs-récepteurs de la deuxième génération, combinés avec l'emballage bon marché, permettre un mélange optimum de la capacité et du coût.

Kintex UltraScale+FPGAs : Mémoire accrue d'UltraRAM de représentation et de sur-puce pour réduire le coût de BOM. Le mélange idéal des périphériques performants et de l'implémentation du système rentable. Kintex UltraScale+ FPGAs ont de nombreuses options de puissance qui fournissent l'équilibre optimal entre les performances système exigées et la plus petite enveloppe de puissance.

Virtex UltraScale FPGAs : FPGAs de grande capacité et performant a permis utilisant la technologie monolithique et de la deuxième génération de SSI. Dispositifs de Virtex UltraScale réaliser la capacité de système, la largeur de bande, et la représentation les plus élevées aux conditions du marché et d'application d'e-mail de référence par l'intégration de diverses fonctions au niveau système. Virtex UltraScale+ FPGAs : La largeur de bande d'émetteur-récepteur la plus élevée, le compte de DSP le plus élevé, et la mémoire de sur-puce la plus élevée et de dans-paquet disponible dans l'architecture d'UltraScale.

Virtex UltraScale+ FPGAs également fournir les nombreuses options de puissance qui fournissent l'équilibre optimal entre les performances système exigées et la plus petite enveloppe de puissance.

Zynq UltraScale+ MPSoCs : Combinez le processeur d'application 64-bit de rendement optimum performant du bras v8-based Cortex-A53 avec le processeur en temps réel du bras Cortex-R5F et l'architecture d'UltraScale pour créer le premier MPSoCs programmable de l'industrie. Fournissez l'épargne sans précédent de puissance, le traitement hétérogène, et l'accélération programmable. Zynq UltraScale+ RFSoCs : Sous-système de convertisseur de données du cartel rf et en avant de correction d'erreurs avec l'industrie-principale logique programmable et la capacité de traitement hétérogène. Rf-CDA intégrés, rf-DACs, et décision douce FECs (SD-FEC) fournir les sous-systèmes principaux pour les radios et l'infrastructure cellulaires multibandes et plusieurs modes de fonctionnement de cble.

Caractéristiques

•Bals d'étudiants programmables de Dans-système pour la configuration de Xilinx® FPGAs
•Le CMOS avancé NI instantanés de basse puissance traitent
•Résistance de 20 000 cycles de programme/effacement
•Opération sur la pleine température ambiante industrielle (– 40°C +85°C)
•Y-balayage de Boundar de la norme 1149.1/1532 d'IEEE (JTAG)
Soutien de la programmation, du prototypage, et de l'essai
•Initiation de commande de JTAG de configuration standard de FPGA
•Cascadable pour stocker plus long ou multiple Bitstreams
•Alimentation d'énergie consacrée d'entrée-sortie du Frontière-balayage (JTAG) (VCCJ)
•L'entrée-sortie goupille compatible avec les niveaux de tension From1.8V de rangement 3.3V
•Appui de conception utilisant le Xilinx ISE® Alliance et des progiciels de Foundation™
•XCF01S/XCF02S/XCF04S
•tension de l'alimentation 3.3V
•Interface périodique de configuration de FPGA
•Disponible en paquets VO20 et VOG20 de De petite taille-empreinte de pas
•XCF08P/XCF16P/XCF32P
•tension de l'alimentation 1.8V
•Interface périodique ou parallèle de configuration de FPGA
•Disponible en paquets VOG48, FS48, et FSG48 de De petite taille-empreinte de pas
•La technologie de révision de conception permet des révisions multiples de stockage et de accès de conception pour la configuration
•Les données intégrées décompriment ou compatible avec Xilinx a avancé la technologie de compression

Guide marchand