

Add to Cart
Entrée-sortie programmable 256 LE TQFP-100 de la famille 78 de Fpga LCMXO256C-3TN100C MachXO
Caractéristiques
Attribut de produit | Valeur d'attribut |
---|---|
Trellis | |
Catégorie de produit : | FPGA - Réseau prédiffusé programmable de champ |
LCMXO256C | |
256 LE | |
Entrée-sortie 78 | |
1,71 V | |
3,465 V | |
0 C | |
+ 85 C | |
SMD/SMT | |
TQFP-100 | |
Plateau | |
Marque : | Trellis |
RAM distribué : | kbit 2 |
Taille : | 1,4 millimètres |
Longueur : | 14 millimètres |
Fréquence maximum d'opération : | 500 mégahertz |
Nombre de blocs de rangée de logique - laboratoires : | LABORATOIRE 32 |
Courant d'approvisionnement d'opération : | 13 mA |
Tension d'alimentation d'opération : | 1,8 V/2.5 V/3.3 V |
Description
Le MachXO est optimisé pour répondre aux exigences des applications traditionnellement adressées par CPLDs
et basse capacité FPGAs : logique de colle, autobus pont, interface d'omnibus, contrôle du cycle initial, et logique de commande.
Ces dispositifs rassemblent les meilleures caractéristiques des dispositifs de CPLD et de FPGA sur une puce simple
Caractéristiques
• Non-volatile, infiniment Reconfigurable
• Instantané-sur – des mises sous tension en quelques micro-secondes
• La puce simple, aucune mémoire externe de configuration a exigé
• Excellente sécurité de conception, aucun train bit arrêter
• Modifiez SRAM a basé la logique en quelques millisecondes
• SRAM et port traversant programmable de la mémoire non-volatile JTAG
• Programmation de fond de soutiens de la mémoire non volatile
• Mode de sommeil
• Permet jusqu' la réduction 100x actuelle statique
• Reconfiguration de TransFR™ (TFR)
• mise jour de logique de Dans-champ tandis que le système fonctionne
• Entrée-sortie élevée la densité de logique
• 256 2280 LUT4s
• 73 271 I/Os avec des options étendues de paquet
• La migration de densité a soutenu
• Emballage conforme sans plomb/RoHS
• Mémoire incluse et distribuée
• Bloc inclus par sysMEM™ RAM jusqu' de 27,6 Kbits
• Jusqu' 7,7 Kbits ont distribué RAM
• Logique de commande consacrée de fifo
• Tampon flexible d'entrée-sortie
• Le tampon programmable de sysIO™ soutient l'éventail d'interfaces :
• LVCMOS 3.3/2.5/1.8/1.5/1.2
• LVTTL
• PCI
• LVDS, autobus-LVDS, LVPECL, RSDS
• sysCLOCK™ PLLs
• Jusqu' deux PLLs analogue par dispositif
• L'horloge se multiplient, se divisent, et déphaseur
• Appui au niveau système
• Balayage de frontière de la norme 1149,1 d'IEEE
• Oscillateur bord
• Les dispositifs fonctionnent avec l'alimentation d'énergie de 3,3 V, de 2,5 V, de 1,8 V ou de 1,2 V
• Programmin conforme de dans-système d'IEEE 1532
Guide marchand
Shiping | Période de livraison | Pour des pièces de dans-actions, on estime que des ordres se
transportent en 3 jours. Une fois que transporté, prévu délai de
livraison dépend du ci-dessous transporteurs que vous
avez choisis : |
Taux de expédition | Après confirmation de l'ordre, nous évaluerons les frais de transport sur base du poids des marchandises | |
Option de expédition | Nous fournissons DHL, Fedex, le SME, le SF exprès, et l'expédition internationale enregistrée de la poste aérienne. | |
Cheminement d'expédition | Nous vous informerons par l'email avec le numéro de suivi une fois que l'ordre est embarqué. | |
Renvoi garantie | Renvoi | Des retours sont normalement acceptés une fois accomplis d'ici 30 jours de la date de l'expédition. Les pièces devraient être inutilisées et dans l'emballage original. Le client doit prendre la charge pour l'expédition. |
Garantie | Tous les achats de Retechip viennent avec une politique de retour de retour de 30 jours, cette garantie ne s'appliquera aucun article où des défauts ont été provoqués par opération inexacte d'assemblée, de manque par le client de suivre des instructions, de produit de modification, négligente ou inexacte de client | |
Commande | Paiement | T/T, Paypal, carte de crédit inclut le visa, maître, Américain Exprès. |