Entrée-sortie Virtex FPGA de XC5VLX155T-1FF1738C 7632kbit 680
Number modèle:XC5VLX155T-1FF1738C
Quantité d'ordre minimum:1 PCS
Conditions de paiement:T/T, Western Union, Paypal, assurance commerciale, carte de crédit
Capacité d'approvisionnement:350 PCS
Délai de livraison:3-5 jour
Détails de empaquetage:Emballage de norme internationale
Contacter
Add to Cart
Membre actif
Shenzhen Guangdong China
Adresse:
R1811, bâtiment de B, tour de Jiahe, No.3006 Shennan mi Rd, Shenzhen, Chine
dernière connexion fois fournisseur:
dans 27 heures
Détails du produit
Profil de la société
Détails du produit
Entrée-sortie Virtex-5 de la puce FBGA-1738 680 de XC5VLX155T-1FF1738C Xilinx FPGA
| Attribut de produit | Valeur d'attribut |
|---|---|
| Xilinx | |
| FPGA - Réseau prédiffusé programmable de champ | |
| Virtex-5 | |
| Entrée-sortie 680 | |
| 1 V | |
| 0 C | |
| + 85 C | |
| SMD/SMT | |
| FCBGA-1738 | |
| Débit : | 6,5 Gb/s |
| Série : | XC5VLX155T |
| Marque : | Xilinx |
| RAM distribué : | kbit 1640 |
| Bloc inclus RAM - EBR : | kbit 7632 |
| Fréquence maximum d'opération : | 550 mégahertz |
| Humidité sensible : | Oui |
| Nombre d'émetteurs-récepteurs : | Émetteur-récepteur 16 |
| Type de produit : | FPGA - Réseau prédiffusé programmable de champ |
| Quantité de paquet d'usine : | 1 |
| Sous-catégorie : | Logique programmable IC |
| Nom commercial : | Virtex |
Résumé des caractéristiques de Virtex-5 FPGA
• A conçu selon les spécifications d'IEEE 802.3-2002
• Fonctionne 10, 100, et 1 000 Mb/s
• Automatique-négociation de tri mode de soutiens
• Recevez le filtre d'adresse (5 entrées d'adresse)
• Solution entièrement monolithique 1000Base-X avec des émetteurs-récepteurs de RocketIO GTP
• Interfaces externes multiples des connexions de soutiens PHY (RGMII, GMII, etc.) par la logique douce et les ressources de SelectIO
• Connexion de soutiens au dispositif externe de PHY par SGMII utilisant la logique douce et les émetteurs-récepteurs de RocketIO GTP
• Recevez et transmettez l'interface distincte traversante disponible de statistiques
• Interfaces distinctes d'hôte et de client
• Soutien des cadres enormes
• Soutien de VLAN
• Interface flexible et utilisateur-configurable de centre serveur
• Mode unidirectionnel d'IEEE 802.3ah-2004 de soutiens
• multiplication du complément de 25 x 18 two
• Étapes facultatives de canalisation pour la représentation augmentée
• L'accumulateur mordu par 48 facultatifs pour se multiplier accumulent l'opération (MACC) avec la cascade facultative d'accumulateur 96 bits
• L'additionneur intégré pour complexe-multiplient ou multiplier-ajoutent l'opération
• Au niveau du bit modes d'opération logique facultatifs
• Registres indépendants de C par tranche
• Entièrement cascadable dans une colonne de DSP sans ressources de acheminement externes
• Mesure de la température de Sur-puce (±4°C)
• Mesure d'alimentation d'énergie de Sur-puce (±1%)
• Facile utiliser, d'un seul bloc
− aucune conception requise pour l'opération de base
Surveillance autonome de − de tous les capteurs de sur-puce
Seuils programmables d'alarme d'utilisateur de − pour la sur-puce
• Fonctionne 10, 100, et 1 000 Mb/s
• Automatique-négociation de tri mode de soutiens
• Recevez le filtre d'adresse (5 entrées d'adresse)
• Solution entièrement monolithique 1000Base-X avec des émetteurs-récepteurs de RocketIO GTP
• Interfaces externes multiples des connexions de soutiens PHY (RGMII, GMII, etc.) par la logique douce et les ressources de SelectIO
• Connexion de soutiens au dispositif externe de PHY par SGMII utilisant la logique douce et les émetteurs-récepteurs de RocketIO GTP
• Recevez et transmettez l'interface distincte traversante disponible de statistiques
• Interfaces distinctes d'hôte et de client
• Soutien des cadres enormes
• Soutien de VLAN
• Interface flexible et utilisateur-configurable de centre serveur
• Mode unidirectionnel d'IEEE 802.3ah-2004 de soutiens
• multiplication du complément de 25 x 18 two
• Étapes facultatives de canalisation pour la représentation augmentée
• L'accumulateur mordu par 48 facultatifs pour se multiplier accumulent l'opération (MACC) avec la cascade facultative d'accumulateur 96 bits
• L'additionneur intégré pour complexe-multiplient ou multiplier-ajoutent l'opération
• Au niveau du bit modes d'opération logique facultatifs
• Registres indépendants de C par tranche
• Entièrement cascadable dans une colonne de DSP sans ressources de acheminement externes
• Mesure de la température de Sur-puce (±4°C)
• Mesure d'alimentation d'énergie de Sur-puce (±1%)
• Facile utiliser, d'un seul bloc
− aucune conception requise pour l'opération de base
Surveillance autonome de − de tous les capteurs de sur-puce
Seuils programmables d'alarme d'utilisateur de − pour la sur-puce
Entrée-sortie Virtex FPGA de XC5VLX155T-1FF1738C 7632kbit 680
Inquiry Cart
0