Entrée-sortie 1200 de XC7V2000T-1FLG1925I Xilinx Virtex 7
Number modèle:XC7V2000T-1FLG1925I
Quantité d'ordre minimum:1 PCS
Conditions de paiement:T/T, Western Union, Paypal, assurance commerciale, carte de crédit
Capacité d'approvisionnement:186 PCs
Délai de livraison:3-5 jour
Détails de empaquetage:Emballage de norme internationale
Contacter
Add to Cart
Membre actif
Shenzhen Guangdong China
Adresse:
R1811, bâtiment de B, tour de Jiahe, No.3006 Shennan mi Rd, Shenzhen, Chine
dernière connexion fois fournisseur:
dans 27 heures
Détails du produit
Profil de la société
Détails du produit
Entrée-sortie 1200 de la puce FBGA-1925 de XC7V2000T-1FLG1925I Xilinx FPGA Virtex-7
| Attribut de produit | Valeur d'attribut |
|---|---|
| Xilinx | |
| FPGA - Réseau prédiffusé programmable de champ | |
| Virtex-7 | |
| 1954560 | |
| Entrée-sortie 1200 | |
| 1,2 V 3,3 V | |
| - 40 C | |
| + 100 C | |
| SMD/SMT | |
| FCBGA-1925 | |
| Débit : | 28,05 Gb/s |
| Série : | XC7V2000T |
| Marque : | Xilinx |
| RAM distribué : | kbit 21550 |
| Bloc inclus RAM - EBR : | kbit 46512 |
| Fréquence maximum d'opération : | 640 mégahertz |
| Humidité sensible : | Oui |
| Nombre d'émetteurs-récepteurs : | Émetteur-récepteur 16 |
| Type de produit : | FPGA - Réseau prédiffusé programmable de champ |
| Quantité de paquet d'usine : | 1 |
| Sous-catégorie : | Logique programmable IC |
| Nom commercial : | Virtex |
Résumé de Virtex-7 FPGA
• Créez les plates-formes de l'HPC et les accélérateurs basés sur
FPGA de dans-prise
• Capacité de cellules de logique jusqu' de 2M pour le traitement en simultanéité massivement
• Milliers de tranches de DSP48E pour l'accélération fixe- et point mobile
• Jusqu' 64.8Mb de bloc intégré RAM pour déplacer des données d'opérande et de résultat aux largeurs de bande de Tbps
• Soutien des sous-systèmes multiples de la mémoire DDR3 pour l'amortissement de données élevé de largeur de bande
• Jusqu' 96 émetteurs-récepteurs périodiques ultra-rapides dans un un dispositif pour le processeur et la communication d'inter-FPGA ; L'appui de PCIe Gen3 offre des options d'interface supplémentaires d'unité centrale de traitement
• Le soutien augmenté de QPI pour la bas-latence, unité centrale de traitement cachette-logique et haute de largeur de bande connecte
• Soutien 10GE des interfaces réseau avancées
La force d'une architecture optimisée extensible
Chacune des familles de FPGA de 7 séries accroît l'architecture extensible et optimisée de Xilinx pour protéger des investissements d'IP et pour les rendre faciles d'émigrer des conceptions de 6 séries.
Avec les éléments communs comprenant le tissu de logique, le bloc RAM, moteurs de DSP, capacité synchronisante et analogue des messages mélangés (l'AMS), et plus, l'extensible,
l'architecture optimisée facilite également le reciblage rapide dans les 7 séries. Pour des migrations de conception et de nouveaux projets de même, l'architecture Virtex-7
réduit nettement des temps d'élaboration et laisse le foyer de concepteurs sur la différenciation de produit.
• Capacité de cellules de logique jusqu' de 2M pour le traitement en simultanéité massivement
• Milliers de tranches de DSP48E pour l'accélération fixe- et point mobile
• Jusqu' 64.8Mb de bloc intégré RAM pour déplacer des données d'opérande et de résultat aux largeurs de bande de Tbps
• Soutien des sous-systèmes multiples de la mémoire DDR3 pour l'amortissement de données élevé de largeur de bande
• Jusqu' 96 émetteurs-récepteurs périodiques ultra-rapides dans un un dispositif pour le processeur et la communication d'inter-FPGA ; L'appui de PCIe Gen3 offre des options d'interface supplémentaires d'unité centrale de traitement
• Le soutien augmenté de QPI pour la bas-latence, unité centrale de traitement cachette-logique et haute de largeur de bande connecte
• Soutien 10GE des interfaces réseau avancées
La force d'une architecture optimisée extensible
Chacune des familles de FPGA de 7 séries accroît l'architecture extensible et optimisée de Xilinx pour protéger des investissements d'IP et pour les rendre faciles d'émigrer des conceptions de 6 séries.
Avec les éléments communs comprenant le tissu de logique, le bloc RAM, moteurs de DSP, capacité synchronisante et analogue des messages mélangés (l'AMS), et plus, l'extensible,
l'architecture optimisée facilite également le reciblage rapide dans les 7 séries. Pour des migrations de conception et de nouveaux projets de même, l'architecture Virtex-7
réduit nettement des temps d'élaboration et laisse le foyer de concepteurs sur la différenciation de produit.
Entrée-sortie 1200 de XC7V2000T-1FLG1925I Xilinx Virtex 7
Inquiry Cart
0