Puce des laboratoires ALTERA FPGA de l'entrée-sortie 11920 d'EP2AGZ300FF35I4N 554
Number modèle:EP2AGZ300FF35I4N
Quantité d'ordre minimum:1 PCS
Conditions de paiement:T/T, Western Union, Paypal, assurance commerciale, carte de crédit
Capacité d'approvisionnement:126 PCs
Délai de livraison:3-5 jour
Détails de empaquetage:Emballage de norme internationale
Contacter
Add to Cart
Membre actif
Shenzhen Guangdong China
Adresse:
R1811, bâtiment de B, tour de Jiahe, No.3006 Shennan mi Rd, Shenzhen, Chine
dernière connexion fois fournisseur:
dans 27 heures
Détails du produit
Profil de la société
Détails du produit
Entrée-sortie Arria II GZ de la puce FBGA-1152 554 d'EP2AGZ300FF35I4N ALTERA FPGA
| Attribut de produit | Valeur d'attribut |
|---|---|
| Intel | |
| FPGA - Réseau prédiffusé programmable de champ | |
| Arria II GZ | |
| 298000 | |
| 11920 | |
| Entrée-sortie 554 | |
| 1,5 V 3,3 V | |
| - 40 C | |
| + 85 C | |
| SMD/SMT | |
| FBGA-1152 | |
| Plateau | |
| Débit : | 600 Mb/s 6,375 Gb/s |
| Série : | Arria II GZ |
| Marque : | Intel/Altera |
| Bloc inclus RAM - EBR : | kbit 3725 |
| Fréquence maximum d'opération : | 540 mégahertz |
| Humidité sensible : | Oui |
| Nombre d'émetteurs-récepteurs : | 16/24 émetteur-récepteur |
| Type de produit : | FPGA - Réseau prédiffusé programmable de champ |
| Quantité de paquet d'usine : | 24 |
| Sous-catégorie : | Logique programmable IC |
| Mémoire totale : | kbit 18413 |
| Nom commercial : | Arria |
| Partie # noms d'emprunt : | 971029 |
Les dispositifs d'Arria II GX ont consacré des banques de
configuration la banque 3C et 8C, qui soutiennent les goupilles
consacrées de configuration et certaines des goupilles double
fonction avec a
plan de configuration 1,8, 2,5, 3,0, et 3,3 V. Pour des dispositifs d'Arria II GZ, les goupilles consacrées de configuration sont situées la banque 1A et la banque 1C. Cependant, ces
les banques ne sont pas les banques consacrées de configuration ; donc, les goupilles d'entrée-sortie d'utilisateur sont disponibles la banque 1A et la banque 1C.
Goupille consacrée de VCCIO, de VREF, et de VCCPD par banque d'entrée-sortie pour permettre des normes tension-référencées d'entrée-sortie. Chaque banque d'entrée-sortie peut opérer VCCIO indépendant, VREF, et
Niveaux de VCCPD.
Interfaces externes de Automatique-calibrage de mémoire
■Structure d'entrée-sortie augmentée pour fournir l'appui flexible et rentable pour différents types d'interfaces de mémoire
■Contient des caractéristiques des groupements telles que d'OCT. et de DQ/DQS goupille pour permettre l'exécution rapide et robuste de différentes normes de mémoire
■Un megafunction de automatique-calibrage est disponible dans le logiciel de Quartus II pour la RDA SDRAM, DDR2 SDRAM, DDR3 SDRAM, interface de mémoire de RLDRAM II
PHYs ; le megafunction tire profit de la caractéristique de reconfiguration de dynamique de PLL pour calibrer basé sur les variations température le processus, la tension, et (PVT).
plan de configuration 1,8, 2,5, 3,0, et 3,3 V. Pour des dispositifs d'Arria II GZ, les goupilles consacrées de configuration sont situées la banque 1A et la banque 1C. Cependant, ces
les banques ne sont pas les banques consacrées de configuration ; donc, les goupilles d'entrée-sortie d'utilisateur sont disponibles la banque 1A et la banque 1C.
Goupille consacrée de VCCIO, de VREF, et de VCCPD par banque d'entrée-sortie pour permettre des normes tension-référencées d'entrée-sortie. Chaque banque d'entrée-sortie peut opérer VCCIO indépendant, VREF, et
Niveaux de VCCPD.
Interfaces externes de Automatique-calibrage de mémoire
■Structure d'entrée-sortie augmentée pour fournir l'appui flexible et rentable pour différents types d'interfaces de mémoire
■Contient des caractéristiques des groupements telles que d'OCT. et de DQ/DQS goupille pour permettre l'exécution rapide et robuste de différentes normes de mémoire
■Un megafunction de automatique-calibrage est disponible dans le logiciel de Quartus II pour la RDA SDRAM, DDR2 SDRAM, DDR3 SDRAM, interface de mémoire de RLDRAM II
PHYs ; le megafunction tire profit de la caractéristique de reconfiguration de dynamique de PLL pour calibrer basé sur les variations température le processus, la tension, et (PVT).
Puce des laboratoires ALTERA FPGA de l'entrée-sortie 11920 d'EP2AGZ300FF35I4N 554
Inquiry Cart
0