Entrée-sortie 550MHz Xilinx Virtex 5 FPGA de XC5VFX30T-2FFG665I 360
Number modèle:XC5VFX30T-2FFG665I
Quantité d'ordre minimum:1 PCS
Conditions de paiement:T/T, Western Union, Paypal, assurance commerciale, carte de crédit
Capacité d'approvisionnement:186 PCs
Délai de livraison:3-5 jour
Détails de empaquetage:Emballage de norme internationale
Contacter
Add to Cart
Membre actif
Shenzhen Guangdong China
Adresse:
R1811, bâtiment de B, tour de Jiahe, No.3006 Shennan mi Rd, Shenzhen, Chine
dernière connexion fois fournisseur:
dans 27 heures
Détails du produit
Profil de la société
Détails du produit
Entrée-sortie 550 mégahertz Virtex-5 de XC5VFX30T-2FFG665I IC FPGA FBGA-665 360
| Attribut de produit | Valeur d'attribut |
|---|---|
| Xilinx | |
| FPGA - Réseau prédiffusé programmable de champ | |
| Virtex-5 | |
| Entrée-sortie 360 | |
| 1 V | |
| - 40 C | |
| + 100 C | |
| SMD/SMT | |
| FBGA-665 | |
| Débit : | 6,5 Gb/s |
| Série : | XC5VFX30T |
| Marque : | Xilinx |
| RAM distribué : | kbit 380 |
| Bloc inclus RAM - EBR : | kbit 2448 |
| Fréquence maximum d'opération : | 550 mégahertz |
| Humidité sensible : | Oui |
| Nombre d'émetteurs-récepteurs : | Émetteur-récepteur 8 |
| Type de produit : | FPGA - Réseau prédiffusé programmable de champ |
| Quantité de paquet d'usine : | 1 |
| Sous-catégorie : | Logique programmable IC |
| Nom commercial : | Virtex |
Résumé des caractéristiques de Virtex-5 FPGA
• Tranches avancées de DSP48E
− 25 x 18, le complément des two, multiplication
Additionneur, subtracteur, et accumulateur facultatifs de −
Canalisation facultative de −
Fonctionnalité logique facultative de − au niveau du bit
Connexions de cascade consacrées de −
• Options de configuration flexible
− SPI et interface INSTANTANÉE parallèle
appui de Multi-bitstream de − avec la logique consacrée de reconfiguration de chute
Capacité automatique de détection de largeur d'autobus de −
• Capacité de contrôle du système sur tous les dispositifs
Sur-puce de −/surveillance thermique hors puce
Sur-puce de −/surveillance hors puce d'alimentation d'énergie
Accès du − JTAG toutes les quantités surveillées
• Blocs intégrés de point final pour des conceptions de PCI Express
Plates-formes du − LXT, du SXT, du TXT, et du FXT
− conforme avec les spécifications basses 1,1 de PCI Express
appui de la ruelle x1, x4, ou x8 de − par bloc
Travaux de − en même temps que des émetteurs-récepteurs de RocketIO™
Les générateurs de fonction sont configurables en tant que 6 entrée LUTs ou entrée LUTs de la double-sortie 5. SLICEMs dans un certain CLBs peut être
configuré pour fonctionner en tant que les registres décalage 32 bits (ou X de 16 bits 2 registres décalage) ou en tant que RAM distribué 64-bit. En outre,
quatre éléments de stockage peuvent être configurés en tant que des bascules de type d déclenchées par front d'impulsion ou verrous sensibles de niveau.
Chaque CLB a l'interconnexion rapide interne et se relie une matrice de commutation pour accéder aux ressources de acheminement générales.
− 25 x 18, le complément des two, multiplication
Additionneur, subtracteur, et accumulateur facultatifs de −
Canalisation facultative de −
Fonctionnalité logique facultative de − au niveau du bit
Connexions de cascade consacrées de −
• Options de configuration flexible
− SPI et interface INSTANTANÉE parallèle
appui de Multi-bitstream de − avec la logique consacrée de reconfiguration de chute
Capacité automatique de détection de largeur d'autobus de −
• Capacité de contrôle du système sur tous les dispositifs
Sur-puce de −/surveillance thermique hors puce
Sur-puce de −/surveillance hors puce d'alimentation d'énergie
Accès du − JTAG toutes les quantités surveillées
• Blocs intégrés de point final pour des conceptions de PCI Express
Plates-formes du − LXT, du SXT, du TXT, et du FXT
− conforme avec les spécifications basses 1,1 de PCI Express
appui de la ruelle x1, x4, ou x8 de − par bloc
Travaux de − en même temps que des émetteurs-récepteurs de RocketIO™
Les générateurs de fonction sont configurables en tant que 6 entrée LUTs ou entrée LUTs de la double-sortie 5. SLICEMs dans un certain CLBs peut être
configuré pour fonctionner en tant que les registres décalage 32 bits (ou X de 16 bits 2 registres décalage) ou en tant que RAM distribué 64-bit. En outre,
quatre éléments de stockage peuvent être configurés en tant que des bascules de type d déclenchées par front d'impulsion ou verrous sensibles de niveau.
Chaque CLB a l'interconnexion rapide interne et se relie une matrice de commutation pour accéder aux ressources de acheminement générales.
Entrée-sortie 550MHz Xilinx Virtex 5 FPGA de XC5VFX30T-2FFG665I 360
Inquiry Cart
0