

Add to Cart
W25Q80DVSSIG NI spiFlash instantané, 8M-bit, secteur 4Kb uniforme
DESCRIPTION 1.GENERAL
La mémoire instantanée périodique de W25Q80DV/DL (8M-bit) fournit
une solution de stockage pour des systèmes l'espace, les goupilles
et la puissance limités. La série 25Q offre la flexibilité et la
représentation bien au-del des dispositifs instantanés périodiques
ordinaires. Ils sont idéaux pour le code ombrageant RAM, exécutant
le code directement voix, texte et données andstoring de doubles/de
quadruple SPI (XIP). Le W25Q80DV fonctionne sur un 2.7V simple 3.6V
et les operateds de W25Q80DL sur un 2.3V simple l'approvisionnement
3.6Vpower avec la consommation actuelle aussi bas comme 1μ A pour
la puissance-vers le bas.
Le W25Q80DV/DLarray est organisé en 4 096 pages programmables de
256 octets chacune. Jusqu' 256 octets peuvent être programmés la
fois. Les pages peuvent être les ingroups effacés de 16 (effacement
de secteur 4KB), les groupes de 128 (effacement de bloc 32KB), les
groupes de 256 (effacement de bloc 64KB) ou la puce entière
(effacement de puce). Les secteurs effaçables de W25Q80DV/DLhas 256
et 16 blocs effaçables respectivement. Les petits secteurs 4KB
tiennent compte d'une plus grande flexibilité dans les applications
qui exigent le stockage de données et de paramètre.
Le W25Q80DV soutient l'interface périphérique périodique standard
(SPI), et une haute performance double/sortie de quadruple aussi
bien que l'entrée-sortie SPI conjuguent/quadruples : Horloge
périodique, Chip Select, données périodiques I/O0 (DI), I/O1
(FAITES), I/O2 (/WP), et I/O3 (/HOLD). Des fréquences du signal
d'horloge de SPI de jusqu' 104MHz sont soutenues en permettant des
fréquences de base équivalentes de 208MHz (104MHz x 2) pour la
double entrée-sortie et le 416MHz (104MHz X 4) pour l'entrée-sortie
de quadruple en utilisant la lecture rapide des instructions
d'entrée-sortie conjuguent/quadruples. Ces vitesses de transfert
peuvent surpasser 8 asynchrones standard et souvenirs instantanés
parallèles de 16 bits. Une goupille de prise, la goupille de
protection contre l'écriture et programmables écrivent la
protection, avec le dessus, le fond ou le contrôle de rangée de
complément, fournissent davantage de flexibilité de contrôle. En
plus, le dispositif soutient l'identification standard de fabricant
et de dispositif de JEDEC avec un numéro de série unique 64-bit.
2.FEATURES
Famille des souvenirs de SpiFlash
– W25Q80DV/DL : 8M-bit/1M-byte (1 048 576) – 256-byte par SPI
page-standard programmable : CLK, /CS, DI, FONT, /WP, /HOLD-DUAL
SPI : CLK, /CS, IO0, IO1, /WP, /Hold – quadruple SPI : CLK, /CS,
IO0, IO1, IO2, secteurs d'IO3-Uniform 4KB, blocs 32KB et 64KB
Éclair périodique de la plus haute performance
– W25Q80DV104MHz équivalent de double/quadruple SPI
clocks208/416MHz conjuguent/quadruples SPI50MB/S le transfert des
données que continu rate-W25Q80DL80MHz équivalent de SPI
clocks160/320MHz conjuguent/quadruple vitesse de transfert de
continuousdata conjuguent/quadruples SPI40MB/S
Le logiciel et le matériel écrivent Protection-Écrire-protègent
tous les ou la partie mémoire-Permettre/protection de débronchement
avec la protection au dessus de la goupille ou inférieure de /WP de
rangée
L'architecture flexible avec le secteur du secteur-uniforme
4KB/effacement de bloc (4/32/64-kbytes) – effacement/programme
suspendre et Résumé-plus de 100 000 s'effacent/pour écrire des
cycles
Puissance faible, température ambiante large
– W25Q80DV : 2,7 simples 3.6V supply-W25Q80DL : 2.3to simples 3.6V
fournissent<1> des caractéristiques de sécurité avancée et
d'identification
– Le logiciel et le matériel écrivent - pour protéger le bouclage
puissance de la protection d'approvisionnement de rangée au
dessus/inférieur, du complément 4KB et l'identification unique
d'OTP protection-64-Bit pour chaque les inscriptions
dispositif-découvrables de sécurité des paramètres (SFDP)
Register-3X256-Byte au peu serrure-volatil et non-volatile d'OTP de
statut de registre
TYPES 3.PACKAGE ET BROCHAGES
4. Pin Configuration PDIP 300- mil
5.Ball configuration WLCSP
6,4 .1 Chip Select (/CS) que la goupille de SPI Chip Select (/CS)
permet et désactive l'opération de dispositif. Quand /CSis haut le
dispositif est ne pas sélectionner et les goupilles de sortie de
données périodiques (FAITES, ou IO0, IO1, IO2, IO3) sont grande
impédance. Quand ne pas sélectionner, la puissance de dispositifs
sera aux niveaux de réserve moins qu'un effacement interne,
programme ou écrire le cycle de registre de statut soit en cours.
Quand /CSis a apporté bas le dispositif sera choisi, la puissance
grimpera jusqu'aux niveaux actifs et des instructions peuvent être
écrites et les données lisent du dispositif. Après mise sous
tension, transition de /CSmust de haut en bas avant qu'une nouvelle
instruction soit acceptée. L'entrée de /CS doit dépister le niveau
de l'approvisionnement VCC la mise sous tension (voyez que
« la synchronisation et Write du cycle initial empêchent le
seuil » et le schéma 45). Si nécessaire, un résistant cabreur
sur /CS peut être employé pour accomplir ceci.
entrée de données 4.2Serial, sortie et IOS (les DI, FONT et IO0,
IO1, IO2, IO3) TheW25Q80DV/DLsupport SPI standard, double SPI et
opération de SPI de quadruple. Les instructions standard de SPI
utilisent la goupille unidirectionnelle de DI (entrée) pour écrire
en série des instructions, des adresses ou des données au
dispositif sur le bord de montée de la goupille périodique d'entrée
de l'horloge (CLK). SPI standard emploie également
l'unidirectionnel FONT (sortie) pour lire des données ou le statut
du dispositif sur le bord en baisse des instructions de CLK.Dual et
de quadruple de SPI pour utiliser les goupilles bidirectionnelles
d'E/S pour écrire en série des instructions, des adresses ou des
données au dispositif sur le bord d'augmentation de CLK et pour
lire des données ou le statut du dispositif sur le bord en baisse
de CLK. Les instructions de SPI de quadruple exigent le quadruple
non-volatile permettent au peu (QE) dans le statut Register2 d'être
placé. Quand QE=1, la goupille de /WP devient la goupille d'IO2 et
de /HOLD devient IO3.
4,3 la protection contre l'écriture (/WP) la goupille de la
protection contre l'écriture (/WP) peut être employée pour empêcher
le registre de statut d'être écrite. Utilisé en même temps que le
bloc du registre de statut protégez (CMP, sec, TB, BP2, BP1 et BP0)
le peu et le registre de statut protègent (SRP0) le peu, une partie
aussi petite comme 4KBsector ou la rangée entière de mémoire peut
être matériel protégé. La goupille de /WP est basse actif. Quand le
peu de QE du statut Register-2 est placé pour l'entrée-sortie de
quadruple, la fonction de goupille de /WP n'est pas disponible
depuis cette goupille est employée pour IO2.
4.4HOLD (/HOLD) la goupille de /HOLD permet au dispositif d'être
fait une pause tandis qu'il est activement choisi. Quand /HOLD est
apporté bas, alors que /CSis bas, FONT la goupille sera grande
impédance et des signaux sur les goupilles de DI et de CLK seront
ignorés (ne vous inquiétez pas). Quand /HOLD est apporté haut,
l'opération de dispositif peut reprendre. /HOLDfunction peut être
utile quand les dispositifs multiples partagent les mêmes signaux
de SPI. La goupille de /HOLD est basse actif. Quand le peu de QE du
statut Register-2 est placé pour l'entrée-sortie de quadruple, la
fonction de goupille de /HOLD n'est pas disponible depuis cette
goupille est employée pour IO3. Voir la figure 1a et 1B pour le
brochage de l'opération d'entrée-sortie de quadruple
l'horloge 4.5Serial (CLK) la goupille périodique de l'entrée
d'horloge de SPI (CLK) fournit la synchronisation pour des
opérations périodiques d'entrée et sortie.
7.Why nous choisissent ?
100% nouveau et originao avec le prix d'avantage
Rendement élevé
La livraison rapide
Service professionnel d'équipe
10 ans éprouvent les composants électroniques
Agent de composants électroniques
Remise logistique d'avantage
Excellent service après-vente