Paquet à 32 bits électronique LQFP64 de microcontrôleur de Chip Module IC du composant STM32F205RGT6

Caractéristiques

noyau de  : Unité centrale de traitement Cortex®-M3 32 bits d'Arm® (120 mégahertz de maximum) avec l'accélérateur en temps réel adaptatif (™ d'ART Accelerator) permettant 0 représentations d'exécution d'état d'attente de la mémoire instantanée, MPU, 150 DMIPS/1.25 DMIPS/MHz (Dhrystone 2,1)

souvenirs de  – jusqu' 1 Moctet de la mémoire instantanée – 512 octets de mémoire d'OTP – jusqu' 128 + 4 K bytes de SRAM – contrôleur statique flexible de mémoire qui soutient l'éclair compact, SRAM, PSRAM, des souvenirs NI et de non-et – l'interface parallèle d'affichage cristaux liquides, 8080/6800 de modes

horloge de , gestion de remise et d'approvisionnement – d'approvisionnement d'application de 1,8 3,6 V + I/Os – POR, PDR, PVD et BOR – oscillateur cristal de 4 26 mégahertz – RC usine-équilibré 16 par mégahertz interne – oscillateur de 32 kilohertz pour le RTC avec le calibrage – 32 kilohertz internes RC avec des modes de basse puissance de  de calibrage – sommeil, arrêt et modes veille – approvisionnement de VBAT pour le RTC, 20 registres de secours de bit du × 32, et les 4 K bytes facultatifs SRAM de secours

bit du × 12 du  3, 0,5 µs CDA avec jusqu' 24 canaux et jusqu' 6 MSPS en mode intercalé triple

convertisseurs du bit D/A du × 12 du  2

 DMA polyvalent : contrôleur de 16 courants avec FIFOs centralisé et appui éclaté

 jusqu' 17 chronométreurs – jusqu' douze chronométreurs de 16 bits et deux 32 bits, jusqu' 120 mégahertz, chaque avec jusqu' quatre entrées (par accroissement) d'encodeur d'IC/OC/PWM ou de compteur et de quadrature d'impulsion

le  corrigent le mode : Le fil périodique corrigent (SWD), JTAG, et Cortex®-M3 a inclus le ™ de Trace Macrocell jusqu' 140 ports d'entrée-sortie avec la capacité d'interruption : – Jusqu' 136 I/Os rapides jusqu' 60 mégahertz –  V-tolérant de jusqu' 138 5 I/Os jusqu' 15 interfaces de communication – jusqu' trois interfaces d'I2C (SMBus/PMBus) – jusqu' quatre USARTs et deux UARTs (interface de 7,5 Mbits/s, d'OIN 7816, LIN, IrDA, contrôle de modem) – jusqu' trois SPIs (30 Mbits/s), deux avec I2S muxed pour réaliser l'exactitude audio de classe par l'intermédiaire de PLL audio ou de PLL externe – BOÎTE de 2 × connecte (2.0B actif) – interface de SDIO

connectivité avancée de  – contrôleur toute vitesse du dispositif d'USB 2,0/host/OTG avec la sur-puce PHY – USB contrôleur ultra-rapide/ toute vitesse de 2,0 du dispositif/host/OTG avec DMA consacré, la sur-puce PHY toute vitesse et l'ULPI – MAC d'Ethernet 10/100 avec DMA consacré : matériel d'IEEE 1588v2 de soutiens, MII/RMII

 8 - l'interface de caméra du parallèle 14 mordu (maximum de 48 Mbyte/s)

identification unique de bit du  96 d'unité de calcul de centre de détection et de contrôle de 