Witgain Technology Limited
Premier service d'intégrité de personnes
Add to Cart
2 couches FR4 électronique la carte 0,8 millimètres d'épaisseur utilisée dans la balise
1 2 carte électronique matérielle de substrat de la couche FR4.
Le cuivre de la double couche 2, l'épaisseur de cuivre est 35um/35um.
L'épaisseur de finition de la carte PCB 3 est 1.2mm.
La taille de dessin de la carte PCB 4 est 128.82mm*96.14mm/6pcs
Traitement d'or de 5 immersions
6 carte PCB de 2 couches avec 6/6mil la ligne minimum l'espace et largeur.
Masque vert de la soudure 7 et silkscreen blanc.
Client des 8 besoins pour nous envoyer le dossier de gerber ou le dossier de carte PCB
| NON | Article | Capacité |
| 1 | Compte de couche | 1-24 couches |
| 2 | Épaisseur de conseil | 0.1mm-6.0mm |
| 3 | Conseil de finition Max Size | 700mm*800mm |
| 4 | Tolérance de finition d'épaisseur de conseil | +/--10% +/--0,1 (<1> |
| 5 | Chaîne | <0> |
| 6 | Marque principale de CCL | KB/NanYa/ITEQ/ShengYi/Rogers Etc |
| 7 | Type matériel | FR4, CEM-1, CEM-3, en aluminium, de cuivre, en céramique, pi, ANIMAL FAMILIER |
| 8 | Diamètre de forage | 0.1mm-6.5mm |
| 9 | Posez l'épaisseur de cuivre | 1/2OZ-8OZ |
| 10 | Épaisseur intérieure d'en cuivre de couche | 1/3OZ-6OZ |
| 11 | Allongement | 10:1 |
| 12 | Tolérance de trou de PTH | +/-3mil |
| 13 | Tolérance de trou de NPTH | +/-1mil |
| 14 | Épaisseur de cuivre de mur de PTH | >10mil (25um) |
| 15 | Ligne largeur et espace | 2/2mil |
| 16 | Min Solder Mask Bridge | 2.5mil |
| 17 | Tolérance d'alignement de masque de soudure | +/-2mil |
| 18 | Tolérance de dimension | +/-4mil |
| 19 | Max Gold Thickness | 200u'(0.2mil) |
| 20 | Choc thermique | 288℃, 10s, 3 fois |
| 21 | Contrôle d'impédance | +/--10% |
| 22 | Capacité d'essai | Minute 0.1mm de taille de PROTECTION |
| 23 | Minute BGA | 7mil |
| 24 | Préparation de surface | OSP, l'ENIG, HASL, plaquant l'or, le pétrole de carbone, le masque etc. de Peelable |
Q1 : Quel est l'essai d'effort d'interconnexion de carte PCB (IST) ?
A1 : L'essai d'effort d'interconnexion de carte PCB (IST) est un processus pour identifier des échecs dans les vias et multicouche relie ensemble en surveillant uniformément des variations de résistance. Ceci qui examine est exécuté sur un bon d'essai de carte PCB, où il subit plusieurs cycles thermiques. Ces cycles thermiques sont créés en s'appliquant actuel à un bon spécifique d'essai. IST est une manière de vérifier la fiabilité du panneau de carte PCB. Ce processus évalue les deux vias et multicouche relie ensemble. Par l'intermédiaire des barils et des jonctions intérieures de couche sont exposés au courant répétitivement jusqu'à ce que l'échec ne soit pas identifié. Il peut être exécuté facilement dans les températures ambiantes de 25 à 150 degrés de Celsius. Le motif de l'essai d'IST est de vérifier si la conception de conseil est responsable de l'échec.
La fiabilité signifie comment efficacement un panneau de carte PCB peut remplir ses fonctions désirées dans des conditions indiquées. L'essai d'IST est important pour tous les niveaux, des fabricants de carte PCB, des assembleurs pour des utilisateurs. Cette méthode est enregistrée dans l'IPC aux termes du règlement IPC-TM-650. Elle est employée pour caractériser le total relie ensemble dans une carte PCB et détecte des fissures de séparation entre la couche intérieure à par l'intermédiaire du baril.
Avantages de l'essai de carte PCB d'IST
Méthodologie d'IST
Le système d'IST est conçu pour surveiller la capacité de la carte PCB relie ensemble pour résister à la contrainte thermique tout en exécutant une application de fin. Il peut être exécuté sur deux étapes, sur la carte PCB manufacturée ou sur assemblée. En bref, il aide à identifier pour dégrader le taux de relie ensemble. La différence entre les valeurs de résistance avant et après que l'essai soit calculé pour différents cycles thermiques de sorte qu'on puisse conclure un critère optimum de rejet. La méthodologie d'IST permet à l'utilisateur de déterminer quand un défaut commence à se développer et son taux de propagation.
Pendant l'essai, le système d'IST applique un courant de C.C au bon de carte PCB. Ce courant augmente la température du métal et de ses matériaux adjacents. La température à appliquer au bon est directement proportionnelle à toute la résistance et à quantité de courant passées par les voies, les protections, et les trous. Le système d'IST continue à soulever la température jusqu'à ce qu'il atteigne 150 degrés de Celsius (qui est légèrement au-dessous de la température de transition en verre de la matière première). Une fois que la température désirée réalisée, il arrête l'actuel et le refroidissement obligatoire commence. Ceci résume le premier cycle. Après ceci, les moniteurs système pour la variation de résistance ayant pour résultat par l'intermédiaire de la fissuration ou l'échec d'une couche intérieure relie ensemble.
Le système d'essai d'IST continue à répéter ce processus jusqu'à ce que pré le critère de rejet déterminé par ‐ soit réalisé. Le rejet de bon peut être basé sur un nombre maximum de cycles, ou une augmentation de pourcentage dans chaque résistance élevée par circuits des interconnects (habituellement une augmentation de 10% de la résistance commençante). Si la qualité d'interconnexion est bonne, alors elle peut survivre autour des centaines de tels cycles thermiques.