
Add to Cart
Carte PCB de double couche avec de l'or noir d'immersion de masque de soudure
1 2 carte électronique matérielle de substrat de la couche FR4.
2 ROHS, MSDS, GV, l'UL, ISO9001&ISO14001 ont délivré un certificat.
3 le matériel de FR4 TG150, épaisseur de carte PCB est 1.6mm.
Masque noir de la soudure 4 et silkscreen blanc.
cuivre 5 35um sur chaque couche.
La taille de la carte PCB 6 est 250mm*130mm/4pcs.
La préparation de surface 7 est l'or 1u'd'immersion.
Carte PCB, client du besoin adaptés aux besoins du client par 8 pour nous envoyer le dossier de gerber ou le dossier de carte PCB.
S1150G | |||||
Articles | Méthode | Condition | Unité | Valeur typique | |
Tg | IPC-TM-650 2.4.25 | DSC | ℃ | 155 | |
Le TD | IPC-TM-650 2.4.24.6 | perte de poids de 5% | ℃ | 380 | |
CTE (axe des z) | IPC-TM-650 2.4.24 | Avant Tg | ppm/℃ | 36 | |
Après Tg | ppm/℃ | 220 | |||
50-260℃ | % | 2,8 | |||
T260 | IPC-TM-650 2.4.24.1 | TMA | minute | >60 | |
T288 | IPC-TM-650 2.4.24.1 | TMA | minute | 30 | |
Contrainte thermique | IPC-TM-650 2.4.13.1 | 288℃, immersion de soudure | -- | passage | |
Résistivité volumique | IPC-TM-650 2.5.17.1 | Après résistance d'humidité | MΩ.cm | 6,4 x 107 | |
E-24/125 | MΩ.cm | 5,3 x 106 | |||
Résistivité extérieure | IPC-TM-650 2.5.17.1 | Après résistance d'humidité | MΩ | 4,8 x 107 | |
E-24/125 | MΩ | 2,8 x 106 | |||
Résistance d'arc | IPC-TM-650 2.5.1 | D-48/50+D-4/23 | s | 140 | |
Panne diélectrique | IPC-TM-650 2.5.6 | D-48/50+D-4/23 | kilovolt | 45+kV NOTA: | |
Constante de dissipation (DK) | IPC-TM-650 2.5.5.9 | 1MHz | -- | 4,8 | |
Le CEI 61189-2-721 | 10GHz | -- | — | ||
Facteur de dissipation (DF) | IPC-TM-650 2.5.5.9 | 1MHz | -- | 0,01 | |
Le CEI 61189-2-721 | 10GHz | -- | — | ||
Résistance au pelage (1Oz l'aluminium de cuivre) | IPC-TM-650 2.4.8 | N/mm | — | ||
Après la contrainte thermique 288℃, 10s | N/mm | 1,4 | |||
125℃ | N/mm | 1,3 | |||
Résistance à la flexion | LW | IPC-TM-650 2.4.4 | MPA | 600 | |
Onde entretenue | IPC-TM-650 2.4.4 | MPA | 450 | ||
Absorption d'eau | IPC-TM-650 2.6.2.1 | E-1/105+D-24/23 | % | 0,1 | |
CTI | IEC60112 | Estimation | PLC 0 | ||
Inflammabilité | UL94 | C-48/23/50 | Estimation | V-0 | |
E-24/125 | Estimation | V-0 |
Q1 : Quel est essai élevé de potentiel (HiPot) ?
A1 : L'essai élevé de potentiel (HiPot) est effectué pour vérifier si le matériel diélectrique d'un panneau de carte PCB peut résister à une tension plus haut que sa tension évaluée sans décomposition. C'est un type de test de tension aide la mesure la résistance diélectrique du substrat de carte PCB qui aide consécutivement à mesurer la capacité d'isolation du dispositif à l'essai (DUT). Il donne également une idée à combien de tension le DUT peut résister pendant de vraies applications.
Dans cet essai, une haute tension est fournie au panneau de carte PCB pendant quelques secondes pour vérifier l'isolation ou la résistance diélectrique des composants montés sur le panneau de carte PCB. La durée de l'essai de HoPot peut varier de quelques secondes à jusqu'à quelques menuets. La norme du CEI 60950 indique que l'essai doit être effectué pour 1 minute. Un conseil est soumis à l'essai de HiPot seulement après la détection de défaut, l'humidité, et les essais de vibration de conduite.
Le C.A. et le C.C peuvent être employés pour effectuer l'essai de HiPot. Ceci peut dépendre des conditions établies par l'agence d'essai de réglementation. Cependant il est le meilleur d'examiner un dispositif actionné à C.A. avec une tension CA élevée et un dispositif actionné de C.C avec une tension CC élevée.
Comment calculer la tension d'essai de HiPot ?
Il n'y a aucune manière précise de calculer la tension de HiPot, cependant un principe de base général serait (tension d'entrée nominale de 2 x) + V. 1000. Pour un exemple, si la tension d'entrée de fonctionnement est de 140 volts puis la tension de HiPot serait (140 x 2) V + 1000 V = 1280 V ou 1,28 kilovolts.
Comment est-ce qu'un essai de HiPot va-t-il a exécuté ?
Cet essai peut être réalisé en appliquant une haute tension à la carte ou au dispositif électronique en lesquels la carte PCB est utilisée et surveillante le courant en résultant de fuite. La tension qui est appliquée dans un essai de HiPot peut être jusqu'à 10 fois plus haut que la tension évaluée de la carte PCB. La tension est appliquée entre l'entrée principale et le châssis (cadre externe) du produit.
Dans la figure ci-dessus, nous avons considéré un circuit de base démontrer l'état de l'essai de HiPot
État de passage d'essai de HiPot :
Si le substrat de la carte PCB peut résister à la haute tension sans décomposition et empêche également l'écoulement du courant de fuite alors qu'il peut voir comme état de passage de HiPot.
La bonne isolation ne permettra pas l'écoulement de la fuite excédentaire actuel sur la surface du dispositif.
État d'échouer d'essai de HiPot :
Si la panne se produit et il n'y a aucun contrôle sur le courant de fuite alors qu'il peut considérer comme état d'échouer de HiPot.
L'isolation pauvre peut causer l'écoulement de la fuite excédentaire actuel sur la surface du dispositif à l'essai.