10M04SCE144C8G IC Chip Field Programmable Gate Array programmable (FPGA) 144-LQFP

Intel Stratix 10 dispositifs de TX
En plus de livrer plus de 8 Tbps de la largeur de bande d'émetteur-récepteur dans un paquet simple,
Intel Stratix 10 dispositifs de TX offrent la représentation de tissu de noyau de jusqu'à 1 gigahertz et la contiennent
à 2,8 millions de LEs dans un tissu monolithique. Ils comportent également l'usage universel jusqu'à 144
mémoire externe d'émetteurs-récepteurs sur les tuiles distinctes d'émetteur-récepteur, et 2666 de Mbps DDR4
représentation d'interface. Les émetteurs-récepteurs double mode sont capables des débits jusqu'à
57,8 GBP PAM4/28,9 GBP NRZ pour la portée courte et l'entraînement de carte mère
applications. Les dispositifs choisis contiennent un système de processeurs dur inclus (HPS) basé
sur un bras mordu Cortex-A53 du quadruple-noyau 64 classe de l'application, fonctionnant aux fréquences de base jusqu'à
1,5 gigahertz.
Ces dispositifs sont optimisés pour les applications de FPGA qui exigent le plus haut émetteur-récepteur
largeur de bande, et la représentation de tissu de noyau la plus élevée, avec l'efficacité de puissance de
Technologie transformatrice de tri porte de 14 nanomètre d'Intel.
1. aperçu de dispositif d'Intel® Stratix® 10 TX
683717 | 2022.08.18
L'aperçu de dispositif d'Intel® Stratix® 10 TX envoient le retour
Le tissu monolithique performant de FPGA est basé sur le nouveau noyau d'Intel Hyperflex
architecture qui inclut les Hyper-registres supplémentaires partout dans tout
cheminement d'interconnexion et aux entrées de tous les blocs fonctionnels. Le tissu de noyau également
contient une rangée de logique augmentée utilisant le module de logique adaptatif d'Intel (ALM) et l'a
riche collection de blocs constitutifs de haute performance comprenant :
• blocs de mémoire inclus de l'eSRAM (47,25 Mbit) (disponibles dans des dispositifs choisis)
• Blocs de mémoire inclus de M20K (Kb 20)
• Blocs de la précision variable DSP avec IEEE 754 à point mobile durs conformes
• Synthèse et nombre entier partiels PLLs
• Contrôleurs durs de mémoire et PHY pour les interfaces externes de mémoire
• Cellules d'usage universel d'E/S