
Add to Cart
Paquet à un noyau à 32 bits 176-LQFP de processeurs de signaux numériques d'IC de microcontrôleur à point fixe de TMS320F2812PGFS
Statut de produit
|
Actif
|
|
Processeur de noyau
|
C28x
|
|
Capacité de mémoire
|
||
Vitesse
|
150MHz
|
|
Connectivité
|
CANbus, EBI/EMI, McBSP, SCI, SPI, UART/USART
|
|
Périphériques
|
DMA, POR, PWM, WDT
|
|
Nombre d'entrée-sortie
|
56
|
|
Capacité de la mémoire de programme
|
||
Type de mémoire de programme
|
ÉCLAIR
|
|
Taille d'EEPROM
|
-
|
|
RAM Size
|
18K X 16
|
|
Tension - approvisionnement (Vcc/Vdd)
|
1.81V | 2V
|
|
Convertisseurs de données
|
A/D 16x12b
|
|
Type d'oscillateur
|
Interne
|
|
Température de fonctionnement
|
-40°C | 125°C (VENTRES)
|
|
Montage du type
|
Bâti extérieur
|
|
Paquet/cas
|
176-LQFP
|
|
Paquet de dispositif de fournisseur
|
176-LQFP (24x24)
|
Caractéristiques
• Technologie statique performante de CMOS
– 150 mégahertz (durée de cycle 6.67-ns)
– De basse puissance (noyau 1.8-V à 135 mégahertz,
noyau 1.9-V à la conception de l'entrée-sortie 150 mégahertz, 3.3-V)
• Appui de balayage de frontière de JTAG
– Norme d'IEEE de la norme 1149.1-1990 d'IEEE
Port et Frontière-balayage d'Access d'essai
Architecture
• Unité centrale de traitement à 32 bits performante (TMS320C28x)
– opérations de MAC du × 32 de 16 × 16 et 32
– 16 double MAC du × 16
– Architecture d'autobus de Harvard
– Opérations atomiques
– Réponse et traitement rapides d'interruption
– Modèle de programmation unifié de mémoire
– programme de 4M/portée linéaires adresse de données
– Performant (dans C/C++ et Assemblée)
– Code source de processeur de TMS320F24x/IF240x
compatible
• mémoire de Sur-puce
– Jusqu'128K à l'éclair du × 16
(Quatre secteurs de × 16K 16 de 8K × 16 et six)
– 1K ROM du × 16 OTP
– L0 et L1 : 2 blocs 4K de × 16 SingleAccess RAM (SARAM)
– H0 : 1 bloc 8K de × 16 SARAM
– M0 et M1 : 2 blocs de × 1K 16 SARAM
• ROM de botte (4K × 16)
– Avec des modes de botte de logiciel
– Tables standard de maths