Il contient une architecture de rangée et basée sur colonne bidimensionnelle pour mettre en application la logique faite sur commande. La rangée et la colonne relie ensemble fournissent le signal relie ensemble entre les blocs de rangée de logique (laboratoires). La rangée de logique se compose des laboratoires, avec 10 éléments logiques (LEs) dans chaque LABORATOIRE. Un le est une petite unité de la logique fournissant l'exécution efficace des fonctions de logique d'utilisateur. Des laboratoires sont groupés en rangées et colonnes à travers le dispositif. L'interconnexion multivoie fournit des délais granulaires rapides entre les laboratoires. Le cheminement rapide entre LEs fournit le délai minimum pour les niveaux supplémentaires de la logique contre les structures globalement conduites d'interconnexion. Les goupilles d'entrée-sortie de dispositif de max II sont alimentées par les éléments d'entrée-sortie (IOE) situés aux fins des rangées de LABORATOIRE et aux colonnes autour de la périphérie du dispositif. Chaque IOE contient un tampon bidirectionnel d'entrée-sortie avec plusieurs configurations avancées. Les goupilles d'entrée-sortie soutiennent des entrées de déclencheur de Schmitt et de diverses normes assymétriques, telles que 66-MHz, PCI à 32 bits, et LVTTL. Les dispositifs de max II fournissent un réseau global d'horloge. Le réseau global d'horloge se compose de quatre lignes globales d'horloge qui conduisent dans tout le dispositif entier, fournissant des horloges pour toutes les ressources dans le dispositif. Les lignes globales d'horloge peuvent également être employées pour des signaux de commande tels que clair, préréglé, ou la sortie permettent.
| Nom de produit : EPM240GT100C3N |
 |
| Fabricant : Intel |
Catégorie de produit : CPLD - dispositif logique programmable complexe |
| Nombre de grandes batteries : 192 |
Nombre de blocs logiques de rangée - LABORATOIRE : 24 |
| Fréquence maximum d'opération : 304 mégahertz |
Propagation Retard-maximum : 4,7 NS |
| Nombre d'entrées/de sorties : Entrée-sortie 80 |
Tension d'alimentation d'opération : 1,8 V |
| Température de fonctionnement minimum : 0 C |
Température de fonctionnement maximum : + 70 C |
| Style d'installation : SMD/SMT |
Paquet/cas : TQFP-100 |
| Nombre d'éléments logiques : 240 |
Courant d'approvisionnement d'opération : 40 mA |
| Type de produit : CPLD - dispositifs logiques programmables complexes |
Série : EPM240 |
| Quantité de emballage d'usine : 90 |
Sous-catégorie : Logique programmable IC |
| Tension d'alimentation - maximum : 1,89 V |
Tension d'alimentation - minute : 1,71 V |
| Mémoire totale : bit 8192 |
Poids spécifique : mg 600 |
