- Bas rDS (dessus)… 1,3
typiques
- Énergie… 75 MJ d'avalanche
- Huit sorties de transistor de la puissance DMOS du courant 250-mA continu
- 1.5-A a palpité actuel par sortie
- Tension de bride de sortie à 45 V
- Les dispositifs sont Cascadable
- Consommation de puissance faible
Description pour le TPIC6595
Le TPIC6595 est un registre à décalage à 8 bits de puissance monolithique, à haute tension, à forte intensité conçu pour l'usage dans les systèmes qui exigent la puissance relativement élevée de charge. Le dispositif contient une bride de tension intégrée sur les sorties pour la protection passagère inductive. Les applications de conducteur de puissance incluent des relais, des solénoïdes, et d'autres charges milieu-actuelles ou à haute tension.
Ce dispositif contient un à 8 bits périodique-dans, le registre à décalage parallèle- qui alimente un registre de stockage de type d à 8 bits. Transferts des données par le décalage et des registres de stockage sur le bord d'augmentation de l'horloge de décalage-registre (SRCK) et de l'horloge de registre (RCK) respectivement. Les données de transferts de registre de stockage au tampon de sortie quand l'espace libre de décalage-registre (SRCLR) est haut. Quand SRCLR est bas, le registre à décalage d'entrée est dégagé. Quand la sortie permettent (G) est jugée haut, toutes les données dans les tampons de sortie sont contenues bas et toutes les sorties de drain sont éteintes. Quand G est jugé bas, les données à partir du registre de stockage sont transparentes aux tampons de sortie. La sortie périodique (SORTIE de SER) tient compte de cascader des données à partir du registre à décalage aux dispositifs supplémentaires.
Les sorties sont capacité actuelle du côté bas, du l'ouvert-drain DMOS de transistors avec des estimations de sortie de 45 V et d'évier 250-mA continu. Quand les données dans les tampons de sortie sont basses, les sorties de DMOS-transistor sont éteintes. Quand les données sont hautes, les sorties de DMOS-transistor ont la capacité actuelle d'évier.
Des goupilles distinctes d'au sol de niveau de puissance et de logique sont fournies pour faciliter la flexibilité de système maximum. Des bornes 1, 10, 11, et 20 sont intérieurement reliés, et chaque goupille doivent être extérieurement mises à la terre de système d'alimentation afin de réduire au minimum l'inductance parasite. Un rapport unique entre la borne 19, l'au sol de logique (LGND), et les bornes 1, 10, 11, et 20, les au sol de puissance (PGND), doit être extérieurement établi en quelque sorte qui réduit l'interférence entre la logique et les circuits de charge.
Le TPIC6595 est caractérisé pour l'opération sur la gamme de fonctionnement de température de carter de -40°C à 125°C.
