Double, et de quadruple-noyau bras simple, Cortex-R5F MCU avec chaque noyau courant jusqu'à 400 mégahertz
- Je-cachette 16KB avec la CCE 64-bit par noyau d'unité centrale de traitement
- D-cachette 16KB avec la CCE à 32 bits par noyau d'unité centrale de traitement
- Mémoire 64KB étroitement accouplée (TCM) avec la CCE de peu de 32 ‑ par chaque noyau de R5F
- capacité de Serrure-étape

Sous-système de mémoire :

2MB de Sur-puce RAM (OCSRAM)
- 4 banques x 512KB
- Protection d'erreur de CCE
- Moteur interne de soutiens DMA

Connectivité industrielle :

Détection et mise en action :

Sous-système de contrôle en temps réel (CONTROLSS)
comparateurs 20x analogues avec la référence programmable de DAC (CMPSS)
convertisseurs analogique-numérique successifs du registre d'approximation du bit 5x 12 (SAR) (CDA)
- Jusqu'à 4 MSPS par CDA
- 6 entrées sélectionnables par CDA
- Configurable en tant qu'entrées assymétriques ou différentielles
1x 12 bit DAC avec la sortie protégée
32x a augmenté les modules de haute résolution de PWM (EHRPWM)
- Prolongez la résolution temporelle du PWM comparé à EPWM
- Sorties assymétriques ou différentielles de soutien
10x a augmenté les modules de capture (ECAP)
3x a augmenté les modules d'impulsion d'encodeur de quadrature (EQEP)
modules de filtre du Sigma-delta 2x (SDFM) chacun soutenant jusqu'à 4 canaux
Barre transversale multiplex de signal flexible (XBAR)

Système aux services et à l'architecture de la puce (SoC) :

l'EDMA 1x pour soutenir des fonctions de transfert de données
Modules de communication d'Interprocessor
- Module de SPINLOCK pour synchroniser des processus fonctionnant sur des noyaux multiples
- Fonctionnalité de BOÎTE AUX LETTRES mise en application par des registres de CTRLMMR
Soutient la botte primaire des interfaces suivantes :
- UART
- QSPI NI instantané
Appui de la synchronisation avec la synchronisation et comparer des routeurs d'interruption d'événement

Sécurité fonctionnelle :

Permet la conception des systèmes avec des exigences de sécurité fonctionnelles
- CCE ou parité sur des souvenirs calcul-critiques
- Autotest intégré (BIST) et défaut-injection pour l'unité centrale de traitement et la sur-puce RAM
- Module de signal d'erreur (MSE) avec la goupille d'erreurs
- Diagnostics de sécurité, tension, température, et surveillance d'exécution d'horloge, horloges de surveillance windowed, moteur de centre de détection et de contrôle pour des contrôles d'intégrité de mémoire
Sécurité-conformes fonctionnels visés [industriel]
- Développé pour des applications fonctionnelles de sécurité
- La documentation sera disponible pour faciliter la conception fonctionnelle de système de sûreté du CEI 61508
- La capacité systématique jusqu'à SIL-3 a visé
- L'intégrité de matériel jusqu'à SIL-3 a visé
- Certification sécuritaire
  - Le CEI 61508 prévu
Sécurité-conformes fonctionnels visés [des véhicules à moteur]
- Développé pour des applications fonctionnelles de sécurité
- La documentation sera disponible pour faciliter la conception fonctionnelle de système de sûreté d'OIN 26262
- La capacité systématique jusqu'à ASIL-D a visé
- L'intégrité de matériel jusqu'à ASIL-D a visé
- Certification sécuritaire
  - OIN 26262 prévue
AEC-Q100 a qualifié pour des applications des véhicules à moteur

Sécurité :

Module de degré de sécurité de matériel (HSM) avec le soutien de l'automobile ELLE 1.1/EVITA
Appui sûr de botte
- Le dispositif assurent la protection
- racine-de-confiance Matériel-imposée
- Botte authentifiée
- Protection d'Anti-baisse de prix de S/W
Corrigez la sécurité
- Corrigez du dispositif de HS permis seulement avec l'authentification appropriée
- Disposition de désactiver pour corriger
Identification de dispositif et gestion des clés
- Soutien de la mémoire d'OTP (FUSEROM) pour stocker des clés de racine et toute autre sécurité permettant des champs
- Contrôleurs d'EFUSE et ROM distincts de FUSIBLE
- IDs publics de dispositif unique
Unités de protection de la mémoire (MPU)
- Présent de MPU d'Arm® à l'intérieur de chaque noyau de Cortex®-R5F
- Système MPU – présent à de diverses interfaces dans le SoC (peut être un pare-feu ou un MPU)
  - 8-16 régions
  - Programmable (l'identification de privilège, lecture/écriture/Cachable, l'adresse de début/fin, permettent, fixent/non sûr)

Interfaces ultra-rapides :

Connectivité :

récepteurs -émetteurs 6x asynchrones universels (UART)
contrôleurs périodiques de l'interface 5x périphérique (SPI)
ports locaux de réseau de l'interconnexion 5x (LIN)
4x Inter-a intégré des ports du circuit (I2C)
modules modulaires d'Area Network du contrôleur 4x (MCAN) avec l'appui de CAN-FD
interface périphérique périodique du quadruple 1x (QSPI)
Interface série rapide (FSI) avec des noyaux du récepteur 4x et des noyaux de l'émetteur 4x
Jusqu'à 140 bornes polyvalentes de l'entrée-sortie (GPIO)

Médias et stockage de données :

interface mordue par 4 multimédia de la carte 1x/Secure Digital (MMC/SD)
Contrôleur polyvalent de mémoire (GPMC)
- bus de données parallèle de 16 bits
- bus d'adresses 22-bit
- Jusqu'à l'espace mémoire 4MB accessible
- Soutien intégré de module d'emplacement d'erreur (ORME) de contrôle d'erreurs

Technologie/paquet :

Mots clés du produit:

cmos comparator

tmpro 2 key programmer

Inquiry Cart 0