ÉCLAIR de puce d'IC de circuit intégré de W25Q64FVSSIG - NI mémoire IC 64Mb entrée-sortie QPI 104MHz de quadruple de 8M x de 8 SPI

W25Q64FVSSIG CLIGNOTENT - NI mémoire IC 64Mb (8M x 8) SPI - quadruplent l'entrée-sortie, QPI 104MHz 8-SOIC

DESCRIPTION GÉNÉRALE

La mémoire instantanée périodique de W25Q64FV (64M-bit) fournit à une solution de stockage pour des systèmes l'espace, les goupilles et la puissance limités. La série 25Q offre la flexibilité et la représentation bien au-delà des dispositifs instantanés périodiques ordinaires. Ils sont idéaux pour le code ombrageant à RAM, exécutant le code directement de double/de quadruple SPI (XIP) et stockant la voix, le texte et les données. Le dispositif opère un 2.7V simple à l'alimentation de l'énergie 3.6V avec la consommation actuelle aussi bas que l'active 4mA et le 1µA pour la puissance-vers le bas. Tous les dispositifs sont offerts en paquets qui fait gagner de la place. La rangée de W25Q64FV est organisée en 32 768 pages programmables de 256 octets chacune. Jusqu'à 256 octets peuvent être programmés à la fois. Des pages peuvent être effacées dans les groupes de 16 (effacement de secteur 4KB), les groupes de 128 (effacement de bloc 32KB), les groupes de 256 (effacement de bloc 64KB) ou la puce entière (effacement de puce). Le W25Q64FV a 2 048 secteurs effaçables et 128 blocs effaçables respectivement. Les petits secteurs 4KB tiennent compte d'une plus grande flexibilité dans les applications qui exigent le stockage de données et de paramètre. (Voir le schéma 2.)

L'appui de W25Q64FV l'interface périphérique périodique standard (SPI), l'entrée-sortie SPI aussi bien que 2 conjuguent/quadruples - interface périphérique (QPI) de quadruple de cycle d'instruction d'horloges : Horloge périodique, données choisies et périodiques I/O0 (DI) de puce, I/O1 (FAITES), I/O2 (/WP), et I/O3 (/HOLD). Des fréquences du signal d'horloge de SPI de jusqu'à 104MHz sont soutenues en permettant des fréquences de base équivalentes de 208MHz (104MHz X 2) pour la double entrée-sortie et le 416MHz (104MHz X 4) pour l'entrée-sortie de quadruple en utilisant le double lu rapide/quadruplent des instructions d'entrée-sortie et de QPI. Ces vitesses de transfert peuvent surpasser 8 asynchrones standard et souvenirs instantanés parallèles de 16 bits. Le mode lu continu tient compte de l'accès mémoire efficace avec seulement 8 horloges d'instruction-frais généraux pour lire des 24 adresses de bit, permettant la véritable opération de XIP (exécutez en place). Une goupille de prise, la goupille de protection contre l'écriture et programmables écrivent la protection, avec le dessus ou le contrôle de rangée du fond, fournissent davantage de flexibilité de contrôle. En plus, le dispositif soutient l'identification standard de fabricant et de dispositif de JEDEC, un numéro de série unique 64-bit et quatre 256 registres de sécurité d'octets.