Microcontrôleur IC 200MHz à un noyau à 32 bits PG-TQFP-100-23 INSTANTANÉ de 2MB 2M x 8 à C.A. TriCore de SAK-TC233LP-32F200F

SAK-TC233LP-32F200F TriCore™ - microcontrôleur IC 200MHz à un noyau à 32 bits 2MB (2M x 8) PG-TQFP-100-23 INSTANTANÉ

Fiche technique : SAK-TC233LP-32F200F

Caractéristiques :

La famille de produits de TC23x a les caractéristiques suivantes :

• Microcontrôleur de haute performance avec un noyau d'unité centrale de traitement • Unité centrale de traitement scalaire efficace de TriCore de puissance (TC1.6E), ayant les caractéristiques suivantes : – Compatibilité de code binaire avec TC1.6P – opération de jusqu'à 200 mégahertz à la pleine température ambiante – bloc-notes RAM (DSPR) – bloc-notes RAM (PSPR) de jusqu'à 184 données de K byte d'instruction de jusqu'à 8 K bytes

– Cachette d'instruction de 8 K bytes (ICACHE)

– la ligne 4 a lu le tampon (DRB)

• Noyau d'ombre de Lockstepped pour TC1.6E

• Souvenirs multiples de sur-puce

– Tous les NVM et SRAM inclus sont CCE protégée

– mémoire instantanée de programme de jusqu'à 2 Moctets (PFLASH)

– mémoire instantanée de jusqu'à 128 données de K byte (DFLASH) utilisable pour l'émulation d'EEPROM

– Mémoire de 32 K bytes (LMU)

– Mémoire de 512 K bytes (EMEM)

– Mémoire morte d'initialisation (BROM)

• contrôleur DMA de 16-Channel avec le transfert des données sûr

• Système d'interruption sophistiqué (la CCE s'est protégée)

• Structure d'autobus de sur-puce de haute performance

– interconnexion 64-bit de barre de traverse (SRI) donnant rapidement l'accès parallèle entre les maîtres d'autobus, les unités centrales de traitement et les souvenirs

– autobus périphérique de système à 32 bits (SPB) pour les unités périphériques et fonctionnelles de sur-puce

– Un pont en autobus (pont de SFI)

• Module facultatif de degré de sécurité de matériel (HSM) sur quelques variantes (voir ci-dessous)

• Unité de gestion de la sécurité (SMU) manipulant des alarmes de moniteur de sécurité

• Banc d'essai de mémoire avec CCE, initialisation de mémoire et fonctions de MBIST (MTU)

• Moniteur d'entrée-sortie de matériel (IOM) pour la vérification de l'entrée-sortie numérique

• Unités périphériques de Sur-puce souple

– Deux asynchrones/canaux périodiques synchrones (ASCLIN) avec l'appui de LIN de matériel (V1.3, V2.0, V2.1 et J2602) jusqu'à 50 MBaud

– Quatre canaux d'interface alignés de SPI (QSPI) avec le maître et capacité slave jusqu'à 50 Mbits/s

– Module de deux MultiCAN+ avec les noeuds 3CAN chaque et 128 objets assignables libres de message pour le rendement élevé de manipulation de données par l'intermédiaire de l'amortissement de fifo et du transfe de données de passage

r – 4 canaux simples de transmission de grignotement de bord (ENVOYÉE) pour la connexion aux capteurs

– Un module de FlexRayTM avec 2 canaux (E-Ray) V2.1 de soutien

– Un module générique de minuterie (GTM) fournissant un ensemble puissant de filtrage de signal numérique et de fonctionnalité de minuterie pour réaliser la gestion autonome et complexe d'entrée-sortie

– Une capture/comparent le module 6 (deux noyaux CCU60 et CCU61)

– Une unité de minuterie de l'usage universel 12 (GPT120)

– MAC de l'Ethernet IEEE802.3 avec RMII et MII interfaces (ETH)

• Approximation successive souple CDA (VADC)

– Groupe de 4 noyaux indépendants de CDA

– Gamme de tension d'entrée de 0 V à 5.5V (approvisionnement de CDA)

• Ports programmables d'entrée-sortie de Digital

• la Sur-puce corrigent le soutien du niveau 1 d'OCDS (unités centrales de traitement, DMA, sur Chip Buses)

• Quatre/interface à cinq fils de JTAG (IEEE 1149,1) ou de DAP (port d'Access de dispositif)

• Régulateurs de système et de sur-puce de gestion de puissance

• Unité de génération d'horloge avec le système PLL et Flexray PLL

• Régulateur de tension incorporé

Image de données :