Réseau prédiffusé programmable de champ d'EP4CGX15BF14I7N Cyclone® IV GX (FPGA) IC 72 552960 14400 169-LBGA
Fiche technique : EP4CGX15BF14I7N
| Catégorie |
FPGAs (réseau prédiffusé programmable de champ) |
| Mfr |
Intel |
| Série |
Cyclone IV GX |
| Paquet |
Plateau |
| Statut de produit |
Actif |
| Digi-clé programmable |
Non vérifié |
| Nombre de laboratoires/CLBs |
900 |
| Nombre d'éléments logiques/de cellules |
14400 |
| RAM Bits total |
552960 |
| Nombre d'entrée-sortie |
72 |
| Tension - approvisionnement |
1.16V | 1.24V |
| Montage du type |
Bâti extérieur |
| Température de fonctionnement |
-40°C |°C 100 (TJ) |
| Paquet/cas |
169-LBGA |
| Paquet de dispositif de fournisseur |
169-FBGA (14x14) |
| Nombre bas de produit |
EP4CGX15 |
L'information préliminaire
La famille programmable de réseau prédiffusé de champ de CycloneTM est basée sur un 1.5-V, 0.13-µm, processus de SRAM d'en cuivre de tout-couche, avec des densités jusqu'à 20 060 éléments logiques (LEs) et jusqu'à 288 Kbits de RAM. Avec des configurations comme les boucles à verrouillage déphasé (PLLs) pour que la synchronisation et une double interface consacrée du débit (RDA) rencontre la RDA SDRAM et les besoins de stockage rapides de RAM de cycle (FCRAM), les dispositifs de cyclone sont une solution rentable pour des applications de donnée-chemin. Les dispositifs de cyclone soutiennent de diverses normes d'entrée-sortie, y compris LVDS aux débits jusqu'à 311 millions de bits par seconde (Mbps) et 66-MHz, interconnexion composante périphérique à 32 bits (PCI), pour se connecter par interface à et les dispositifs de soutien d'ASSP et d'ASIC. Altera offre également de nouveaux dispositifs bons marchés de configuration périodique pour configurer des dispositifs de cyclone.
Caractéristiques
■2 910 à 20 060 LEs, voient le tableau 1
■Jusqu'à 294 912 bits de RAM (36 864 octets)
■Soutient la configuration par le dispositif bon marché de configuration périodique
■Soutien des normes de l'entrée-sortie LVTTL, LVCMOS, SSTL-2, et SSTL-3
■Soutien de 66-MHz, norme à 32 bits de PCI
■(311 Mbps) appui à vitesse réduite d'entrée-sortie de LVDS
■Jusqu'à deux PLLs par dispositif fournir la multiplication d'horloge et déphaseur
■Jusqu'à huit lignes globales d'horloge avec six ressources d'horloge disponibles par rangée de bloc de rangée de logique (LABORATOIRE)
■Soutien de mémoire externe, y compris la RDA SDRAM (133 mégahertz), le FCRAM, et le débit simple (DTS) SDRAM
■Soutien des noyaux multiples de la propriété intellectuelle (IP), y compris des fonctions d'Altera MegaCore et des megafunctions du programme d'associés d'Altera Megafunctions (AMPPSM)
Image de données :
